第2章 ARM Cortex-M内核架构：Cortex-M系列家族概览、内核寄存器组、操作模式与特权级别、异常处理机制入门
2.1 Cortex-M系列家族：从M0到M7，你该怎么选？
好，咱们直接进入正题。Cortex-M系列，说白了就是ARM专门为嵌入式微控制器打造的一整套处理器核心。我最早接触的是Cortex-M3，那时候还在用8位单片机，第一次看到M3的流水线效率，说实话，挺震撼的。
Cortex-M家族目前主流的分支有这么几个：
- Cortex-M0 / M0+：超低功耗、极小面积。适合做传感器节点、简单的控制逻辑。指令集是ARMv6-M，功能精简，但够用。
- Cortex-M3：经典中的经典。ARMv7-M架构，支持Thumb-2指令集，性能与功耗的平衡点。我当年第一个工业项目用的就是STM32F103，内核就是M3。
- Cortex-M4：在M3基础上加了DSP指令和单精度浮点单元（FPU）。适合做数字信号处理，比如电机控制中的FOC算法。
- Cortex-M7：性能天花板。双发射流水线、更长的流水线深度、可选的L1缓存。适合高端工业控制、音频处理。
你可能会问，这么多型号，我到底该选哪个？嗯，我的建议是：先看你的实时性要求，再看算法复杂度。如果只是点灯、读按键，M0+绰绰有余；如果要跑RTOS加复杂协议栈，M3起步；要是做伺服驱动或者音频编解码，M4或M7更合适。
核心要点：Cortex-M系列向上兼容，M0的代码基本可以无缝移植到M4上。但反过来不行——M4的DSP指令在M0上会触发异常。
2.2 内核寄存器组：程序员最亲密的伙伴
寄存器，说白了就是CPU内部的高速存储单元。Cortex-M内核的寄存器组，我习惯把它分成三块来看：
2.2.1 通用寄存器组（R0-R12）
R0到R12，一共13个32位寄存器。它们没有特殊用途，你想怎么用就怎么用。但编译器有约定——比如R0-R3通常用来传参，R4-R11用来保存局部变量。我在调试一个电机驱动项目时，就遇到过因为中断服务函数里没保存R4-R11，导致主循环跑飞的情况。嗯，那会儿查了两天才找到原因。
2.2.2 堆栈指针寄存器（R13/SP）
SP有两个：主堆栈指针（MSP）和进程堆栈指针（PSP）。默认用MSP，RTOS里任务切换时会切换到PSP。我个人习惯在裸机开发中只用MSP，省心。
2.2.3 链接寄存器（R14/LR）
LR保存函数返回地址。调用子程序时，硬件自动把下一条指令地址存入LR。有一点要注意：在中断处理中，LR会被赋予一个特殊值（EXC_RETURN），用来指示返回模式和使用的堆栈。我曾经在写一个嵌套中断处理时，忘了保存LR，结果返回时直接跑飞了……
2.2.4 程序计数器（R15/PC）
PC指向当前正在执行的指令地址。Cortex-M的PC最低位必须是1（表示Thumb状态），如果你不小心写了个0，硬件会直接触发异常。
2.2.5 特殊功能寄存器
| 寄存器 | 全称 | 作用 |
|---|---|---|
| xPSR | 程序状态寄存器 | 包含条件标志（N/Z/C/V）、中断号、执行状态 |
| PRIMASK | 优先级屏蔽寄存器 | 置1后屏蔽所有可屏蔽中断 |
| FAULTMASK | 故障屏蔽寄存器 | 置1后屏蔽所有故障异常 |
| BASEPRI | 基础优先级寄存器 | 屏蔽低于指定优先级的中断 |
| CONTROL | 控制寄存器 | 选择堆栈指针、特权级别 |
小技巧：调试时多看看xPSR的bit[8:0]（中断号字段）。如果发现异常中断号是3（HardFault），说明你的代码踩到了非法内存或者执行了未定义指令。
2.3 操作模式与特权级别：两种模式，两个世界
Cortex-M只有两种操作模式：线程模式（Thread Mode）和处理模式（Handler Mode）。说白了，线程模式就是跑普通代码用的，处理模式是跑中断服务函数用的。
特权级别也分两种：特权级（Privileged）和用户级（Unprivileged）。特权级可以访问所有寄存器、配置MPU（内存保护单元）；用户级则受限，比如不能直接操作CONTROL寄存器。
你想想看，为什么要有这种设计？嗯，主要是为了安全。在RTOS中，操作系统内核跑在特权级，用户任务跑在用户级。这样即使用户任务崩溃了，也破坏不了内核的数据结构。我在一个工业网关项目中，就利用MPU把用户任务的堆栈区域保护起来，一旦任务溢出，立刻触发MemManage异常，比硬等看门狗复位靠谱多了。
注意：从用户级切换到特权级，只能通过异常/中断来实现。普通指令无法直接提升特权级别。这是硬件强制保证的，别想着绕过去。
2.4 异常处理机制入门：中断是怎么跑起来的？
异常处理，是Cortex-M最强大的特性之一。我刚开始学的时候，觉得中断就是“来了就跳过去执行”，后来才发现里面的门道不少。
2.4.1 异常向量表
所有异常和中断的入口地址，都存放在一个叫“向量表”的地方。默认在地址0x00000000，但可以通过VTOR寄存器重定位。向量表的第一项是MSP的初始值，第二项是Reset_Handler的地址。我习惯把向量表放在SRAM开头，这样可以在运行时动态修改中断入口——比如做Bootloader时特别有用。
2.4.2 中断优先级与嵌套
Cortex-M支持最多256级优先级（实际芯片通常只实现4-16级）。优先级数值越小，优先级越高。中断嵌套是硬件自动完成的——高优先级中断可以打断低优先级中断。但要注意：同优先级的中断不会互相打断，必须等当前中断处理完才能响应下一个。
2.4.3 咬尾中断与晚到中断
这两个特性是Cortex-M的硬件优化。咬尾中断：如果两个中断连续触发，硬件会跳过出栈/入栈的重复操作，直接执行下一个中断。晚到中断：在执行某个中断的入栈过程中，来了更高优先级的中断，硬件会转而处理高优先级中断。我在一个高速数据采集项目中，就靠这两个特性把中断延迟从几百纳秒降到了几十纳秒。
2.4.4 异常处理流程（简化版）
1. 硬件自动入栈：xPSR, PC, LR, R12, R3-R0（共8个寄存器）
2. 从向量表读取中断服务函数地址
3. 更新LR为EXC_RETURN（特殊值）
4. 切换到处理模式，特权级
5. 执行中断服务函数
6. 执行完，硬件自动出栈，恢复现场你可能会问，为什么硬件要自动入栈？说白了，就是为了保证实时性。如果让软件自己保存寄存器，光保存和恢复的代码就要几十条指令，中断延迟会大很多。
避坑指南：我曾经在一个项目中，中断服务函数里调用了printf()。结果程序一跑就死机。后来发现printf内部使用了互斥锁，而中断里不能使用阻塞型函数。记住：中断服务函数要短、快、无阻塞。
2.5 本章小结
这一章我们聊了Cortex-M家族的选型思路、寄存器组的用法、操作模式与特权级别的区别，以及异常处理的基本流程。这些东西，说白了就是MCU内核的“交通规则”——你理解了规则，写出来的代码才能跑得稳、跑得快。
下一章，我们会深入异常处理的细节，包括中断延迟的精确计算、优先级分组、以及如何用BASEPRI实现临界区保护。到时候我会分享一个我在电机控制项目中用到的实际案例，保证干货满满。