第三讲：PCB布局基本原则——分区布局、去耦电容与回流路径

各位工程师朋友，大家好。今天我们聊聊PCB布局。说实话，很多EMC问题其实不是原理图设计出来的，而是PCB布局“画”出来的。我见过太多设计，原理图看着挺漂亮，一打样回来，辐射超标、信号串扰、电源纹波大……问题一大堆。嗯，今天我就把几个核心原则掰开揉碎了讲给你听。

一、分区布局：模拟/数字/电源，各回各家

分区布局，说白了就是“物以类聚”。模拟信号、数字信号、电源电路，它们各自的脾气秉性完全不同，硬凑在一起肯定打架。

为什么必须分区？

数字信号跳变快，电流变化剧烈，会产生大量的高频噪声。模拟信号通常很微弱，比如传感器输出的毫伏级信号，稍微被干扰一下，数据就废了。电源电路呢，它既要提供能量，又要承担滤波重任，本身也是个噪声源。

我个人的分区习惯：

• 数字区：MCU、晶振、数字接口（SPI、I2C、UART）放一起。晶振要尽量靠近MCU，走线短而粗。
• 模拟区：ADC输入、运放、模拟传感器放一起。远离数字信号走线，尤其是时钟线。
• 电源区：DC-DC、LDO、大电容、电感放一起。电源入口处要单独处理，避免干扰其他区域。

我在项目中遇到过：有一次做一款工业数据采集器，ADC采集的数据总是跳变。查了半天，发现是数字区的SPI时钟线从模拟区旁边绕了一下。后来把走线重新规划，模拟区独立出来，问题立刻解决。你想想看，这就是典型的“分区没做好”。

二、去耦电容的放置策略——不是随便放个电容就完事

去耦电容，很多工程师觉得“放个0.1μF就行了”。其实没那么简单。电容的放置位置、距离、过孔处理，直接影响去耦效果。

核心原则：电容要尽可能靠近芯片的电源引脚。越近越好，最好在1mm以内。

为什么？因为电容的引线电感会削弱高频去耦效果。你想想看，电容离得远，走线长了，寄生电感就大，高频噪声根本滤不掉。

我建议的放置策略：

• 每个电源引脚配一个0.1μF陶瓷电容：放在芯片背面，正对着电源引脚，通过过孔直接连接。这样路径最短。
• 大电容（10μF~100μF）放在板边或电源入口：用于低频滤波和储能。
• 多个小电容并联：比如两个0.1μF并联，可以降低等效串联电阻（ESR），拓宽去耦频段。

避坑指南：我曾经遇到一个项目，去耦电容放得离芯片很远，结果MCU频繁复位。后来把电容挪到芯片背面，问题就消失了。嗯，这就是“距离产生噪声”。

三、回流路径最小化——电流也要走“近路”

回流路径，很多人不太重视。其实电流从电源出发，经过芯片，最后一定要回到电源地。这个回路越小，辐射越小，抗干扰能力越强。

为什么回流路径重要？

电流回路会形成一个“天线”。回路面积越大，天线效应越强，向外辐射的噪声就越大，同时也更容易受到外部干扰。你想想看，一个大的电流环路，就像一个大喇叭，既会喊叫，也会听噪声。

我个人的做法：

• 信号线和回流地线尽量靠近：比如差分信号，两条线紧挨着走，回流路径自然就小了。
• 避免跨越分割区域：如果信号线跨越了模拟区和数字区的分割线，回流路径就会被迫绕远路，形成大环路。我习惯在分割区域附近加“缝合电容”或“缝合过孔”，让回流路径有近路可走。
• 多层板中，紧邻电源/地平面层：信号线走在顶层，回流路径就在紧邻的地层，这样回路面积最小。

四、避免90度走线——不是玄学，是物理

90度走线，很多老工程师会告诉你“不要用”。其实这不是玄学，有物理依据。

为什么不能走90度？

90度拐角处，走线宽度会突然变化，导致特性阻抗突变。阻抗突变会引起信号反射，产生振铃和过冲。另外，90度拐角处电流密度会增大，容易产生电磁辐射。

我建议的做法：

• 用45度斜角或圆弧过渡：45度走线，阻抗变化小，信号质量好。圆弧过渡更好，但布线稍微麻烦一点。
• 如果空间实在受限：可以用两个135度角代替一个90度角，效果也比直接90度好。

避坑指南：我曾经在一个项目中，为了省空间，在时钟线上用了几个90度拐角。结果EMC测试时，辐射超标。后来改成45度走线，辐射降低了约5dB。嗯，这就是“细节决定成败”。

总结一下

好了，今天的内容就这些。分区布局、去耦电容、回流路径、避免90度走线，这四个原则是PCB布局的基石。你想想看，只要把这几点做好，大部分EMC问题都能避免。

我个人习惯，每次画完PCB，都会对照这四点检查一遍。尤其是回流路径，我经常用仿真软件看一下电流分布，确保没有大环路。嗯，这些经验都是踩坑踩出来的，希望对你有帮助。

下一讲，我们会聊聊接地与屏蔽技术，这也是EMC设计中的重头戏。到时候见。