3、物理层（PHY）设计要点：差分信号与共模信号、信号完整性基础、ESD防护设计、隔离技术
好，咱们进入物理层设计。这部分内容，说白了就是芯片的「最后一公里」。信号要从芯片内部跑到外部世界，中间要过五关斩六将。我做了这么多年工业通信芯片，可以负责任地告诉你：PHY 设计要是翻车，前面数字逻辑做得再好都白搭。
3.1 差分信号与共模信号
工业通信里，RS-485、CAN、以太网，清一色都用差分信号。为什么？抗干扰能力强啊。
差分信号，就是两根线传一对极性相反的信号。接收端只看两根线的差值，不看它们对地的绝对值。这样一来，外部噪声同时耦合到两根线上（共模噪声），一相减就抵消了。
我个人习惯，在设计差分对时，会特别注意以下几点：
- 等长布线：两根线的长度差控制在 5 mil 以内。我在一个项目中吃过亏，差分对差了 30 mil，结果眼图直接闭合了。
- 紧耦合：两根线尽量靠近，间距控制在 2 倍线宽左右。这样共模噪声才能「同步」耦合到两根线上。
- 阻抗控制：差分阻抗通常要求 100Ω 或 120Ω。这个要靠叠层设计和线宽线距来保证。
共模信号呢？它其实是差分信号的「影子」。理想情况下，差分对上的共模分量应该为零。但实际中，由于驱动器的失配、走线的不对称，总会产生共模分量。
所以，设计时一定要加共模扼流圈（Common Mode Choke）。它只对共模信号呈现高阻抗，对差模信号几乎没影响。选型时，注意共模阻抗和额定电流要留余量。
3.2 信号完整性基础
信号完整性，简称 SI。说白了，就是保证信号从发送端到接收端，波形别变形得太离谱。
工业通信芯片的工作环境很恶劣。线缆长、干扰大、温度变化剧烈。我总结了几条 SI 设计要点：
- 阻抗匹配：源端、传输线、负载端的阻抗要一致。不一致就会产生反射，反射会导致过冲、下冲，甚至振铃。我一般会在发送端串一个电阻（通常 10Ω~33Ω），用来吸收反射能量。
- 过冲控制：过冲超过芯片的绝对最大额定值，会烧坏 ESD 结构。我建议在接收端加肖特基二极管钳位，或者用 RC 吸收电路。
- 眼图分析：这是检验 SI 的终极手段。眼图张开得越大，信号质量越好。我习惯要求眼图的垂直张开度不低于 70%，水平张开度不低于 60%。
避坑指南：我曾经设计一款 Profibus 芯片，流片回来发现通信距离只有标称的一半。查了三个月，最后发现是输出驱动器的 slew rate（压摆率）太快，导致信号在长线上产生了严重的振铃。后来把 slew rate 调慢，问题就解决了。所以，不是越快越好，要匹配线缆特性。
另外，别忘了 串扰。芯片内部多条信号线并行，一条线上的跳变会通过寄生电容耦合到相邻线上。我一般会在敏感信号（如时钟、复位）两侧加地线屏蔽，或者拉开间距。
3.3 ESD 防护设计
静电放电，芯片的头号杀手。工业现场，人手触摸、设备插拔，随时可能产生几千伏的静电。芯片要是扛不住，一碰就挂。
ESD 防护设计，我遵循几个原则：
- 分级防护：外部 ESD 先经过 PCB 级的 TVS 管（瞬态抑制二极管），再到芯片内部的 ESD 结构。两级协同，才能扛住 ±8kV 接触放电。
- 低阻抗泄放路径：ESD 电流要能快速泄放到地。路径上的寄生电感越小越好。我习惯把 TVS 管紧挨着连接器放置，走线宽度不小于 20 mil。
- 内部 ESD 结构设计：芯片内部通常用 GG-NMOS（栅接地 NMOS）或 SCR（硅控整流器）结构。GG-NMOS 触发电压低，但维持电压也低，容易闩锁。SCR 维持电压高，但触发电压也高。我一般根据接口电压来选择：3.3V 以下用 GG-NMOS，5V 以上用 SCR。
小技巧：设计 ESD 结构时，别忘了加 电源钳位电路。ESD 事件发生时，电源轨上的电压会瞬间升高，钳位电路可以把电压限制在安全范围内。我习惯用 RC 触发的钳位结构，响应速度快，漏电也小。
嗯，这里要注意：ESD 防护不是越强越好。防护能力强的结构，寄生电容也大，会拖慢信号边沿。所以要在防护能力和信号完整性之间找平衡。
3.4 隔离技术
工业通信中，隔离是刚需。为什么？因为现场设备的地电位可能相差几百伏，不隔离的话，共模电压会直接击穿芯片。
隔离技术主要有两种：电容隔离和磁隔离。我分别说说。
3.4.1 电容隔离
电容隔离，靠的是两个极板之间的电场来传输信号。极板间距很小（微米级），但耐压可以做到几千伏。
优点：
- 功耗低，适合高速通信（几百 Mbps 没问题）
- 抗磁场干扰能力强
缺点：
- 抗共模瞬态干扰（CMTI）能力相对弱一些。CMTI 是指隔离两侧的地电位突然变化时，隔离器能否扛住。电容隔离的 CMTI 一般在 50 kV/μs 左右。
- 对高频噪声比较敏感
我设计电容隔离芯片时，会特别注意 差分传输。用一对电容来传差分信号，可以有效抑制共模噪声。另外，极板的形状我会用圆形或八边形，避免尖角放电。
3.4.2 磁隔离
磁隔离，靠的是变压器线圈之间的磁场来传输信号。线圈绕在芯片内部的微型变压器上。
优点：
- CMTI 能力极强，可以做到 100 kV/μs 以上
- 抗高频噪声能力强
缺点：
- 功耗比电容隔离高一些
- 容易受外部强磁场干扰（比如电机启动时的磁场）
我的经验：磁隔离设计时，变压器的 耦合系数 是关键。耦合系数越高，信号传输效率越高，功耗越低。我一般要求耦合系数不低于 0.8。另外，线圈的匝数比要精心设计，保证信号幅度在接收端能被正确识别。
两种隔离技术怎么选？我个人的建议是：
| 场景 | 推荐隔离类型 | 理由 |
|---|---|---|
| 高速通信（>100 Mbps） | 电容隔离 | 功耗低，速度高 |
| 强电磁干扰环境 | 磁隔离 | CMTI 高，抗噪强 |
| 低功耗应用 | 电容隔离 | 静态功耗更低 |
| 电机驱动、变频器 | 磁隔离 | 扛得住地电位剧烈跳变 |
最后说一句，无论哪种隔离，爬电距离 都要满足安全标准。芯片封装内部的爬电距离不够，就要靠 PCB 来补。我见过一个设计，隔离芯片本身耐压 5kV，但 PCB 上两个隔离侧之间的间距只有 2mm，结果打耐压时直接拉弧。嗯，这个坑，大家别踩。