01
高频交易与FPGA概述
高频交易的定义与挑战 · FPGA为何适合高频交易 · 课程目标与学习路径
概念入门
02
开发环境搭建
Vivado/Quartus安装 · 仿真工具配置 · 版本控制与项目管理
工具环境
03
Verilog基础回顾
模块化设计 · 组合逻辑与时序逻辑 · 阻塞与非阻塞赋值
HDL基础
04
流水线设计基础
流水线概念 · 吞吐量与延迟 · 经典三级流水线加法器
架构性能
05
高速数据传输接口
Aurora协议基础 · GTX收发器配置 · IBERT眼图测试
接口SerDes
06
时钟与复位策略
全局时钟网络 · 异步复位同步释放 · 时钟域交叉处理
时序可靠性
07
FIFO深度设计
同步FIFO与异步FIFO · 空满标志生成 · FIFO深度计算
存储缓冲
08
数据预处理模块
行情数据解析 · 数据对齐与校验 · 异常值过滤
预处理清洗
09
MAC层协议实现
以太网帧结构 · ARP与UDP协议 · MAC控制器设计
网络MAC
10
UDP/IP协议栈
IP校验和计算 · UDP封装与解封装 · 高速路由查找
协议栈网络层
11
时间戳模块
PTP协议基础 · 硬件时间戳生成 · 纳秒级精度实现
同步PTP
12
订单簿数据结构
Level1/Level2数据 · 价格-数量映射 · 快速查找算法
数据结构订单簿
13
撮合引擎设计
价格优先时间优先 · 并行撮合逻辑 · 延迟优化
引擎核心
14
信号生成算法
移动平均线 · 布林带 · RSI指标硬件实现
指标算法
15
统计套利模型
协整关系检测 · 配对交易逻辑 · 实时价差计算
套利统计
16
机器学习推理
决策树硬件实现 · 神经网络前向传播 · 量化与定点化
ML推理
17
风险控制模块
最大持仓限制 · 止损逻辑 · 异常交易检测
风控安全
18
回测系统搭建
历史数据回放 · 性能评估指标 · 回测与实盘差异
回测验证
19
仿真与验证
Testbench编写 · 波形调试技巧 · 覆盖率分析
仿真调试
20
时序约束与优化
主时钟约束 · 输入输出延迟 · 多周期路径
时序约束
21
资源优化技巧
DSP48使用 · BRAM配置 · 逻辑复用
资源优化
22
功耗优化
时钟门控 · 数据使能 · 低功耗模式
功耗低功耗
23
多板卡协同
PCIe通信 · 板间同步 · 分布式处理
多板PCIe
24
固件升级与远程管理
SPI Flash配置 · 远程更新 · 看门狗设计
固件管理
25
性能基准测试
延迟测量方法 · 吞吐量测试 · 抖动分析
性能基准
26
常见问题排查
时序违例 · 数据错误 · 接口不稳定
调试故障
27
交易所对接实战
CME、NASDAQ接口规范 · FIX协议解析
对接交易所
28
项目实战：简单做市商系统
需求分析 · 模块划分 · 集成测试
项目做市商
29
项目实战：延迟套利系统
跨交易所价差检测 · 快速执行逻辑
项目套利
30
课程总结与进阶方向
知识体系回顾 · 前沿技术展望 · 职业发展建议
总结进阶