4、流水线设计基础：流水线概念、吞吐量与延迟、经典三级流水线加法器

各位同学，今天我们来聊聊流水线。说实话，流水线这个概念，在高频交易硬件加速里，可以说是最核心的武器之一。没有流水线，你根本别想跑出纳秒级的处理速度。

我刚开始接触FPGA时，总觉得流水线是个很玄乎的东西。后来在做一个行情解析项目时，发现单周期处理根本扛不住，才真正体会到它的威力。嗯，今天我们就把它彻底讲透。

4.1 什么是流水线？

说白了，流水线就是把一个大的任务，拆成几个小步骤。每个步骤由专门的硬件模块处理。数据像流水一样，依次流过这些模块。

你想想看，洗车房就是一个典型的流水线。一辆车进去，先冲洗、再打泡沫、然后擦干。如果只有一个人干所有活，那一次只能洗一辆车。但流水线可以让三辆车同时处于不同工序——第一辆在擦干，第二辆在打泡沫，第三辆在冲洗。

在FPGA里，道理完全一样。我们把一个复杂的计算，比如加法、乘法、或者更复杂的信号处理，拆成多个时钟周期完成。每个周期只做一小部分工作。

我在项目中遇到过不少新手，一上来就想把所有逻辑塞到一个时钟周期里。结果呢？时序跑不过，频率上不去，整个系统废掉。后来我教他们用流水线，问题迎刃而解。

4.2 吞吐量与延迟

这两个概念，我建议你刻在脑子里。它们是衡量流水线性能的两个核心指标。

指标	定义	流水线的影响
延迟（Latency）	单个数据从输入到输出所需的时间	流水线会增加延迟（因为多了寄存器打拍）
吞吐量（Throughput）	单位时间内系统能处理的数据量	流水线大幅提升吞吐量（每个周期都能输出结果）

举个例子。假设一个加法器需要3个时钟周期完成。如果不做流水线，你每3个周期才能得到一个结果。但如果你做成三级流水线，虽然单个数据还是需要3个周期才能出来，但你可以每个周期都输入新数据，每个周期都输出一个结果。

吞吐量提升了3倍！这就是流水线的魔力。

4.3 经典三级流水线加法器

好了，理论讲完了，我们直接上实战。三级流水线加法器，是每个FPGA工程师的必修课。我当年学的时候，就是靠这个例子彻底理解了流水线。

为什么是三级？因为一个32位加法器，如果直接做，组合逻辑路径太长，时序很难收敛。我们把它拆成三段：低位相加、高位相加、最终合并。

来看代码：

module adder_pipeline_3stage (
    input  wire        clk,
    input  wire        rst_n,
    input  wire [31:0] a,
    input  wire [31:0] b,
    input  wire        valid_in,
    output reg  [31:0] sum,
    output reg         valid_out
);

    // 第一级：低16位相加，高16位暂存
    reg [15:0] a_high_reg1, b_high_reg1;
    reg [15:0] sum_low;
    reg        carry_low;
    reg        valid_reg1;

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            a_high_reg1 <= 16'd0;
            b_high_reg1 <= 16'd0;
            sum_low     <= 16'd0;
            carry_low   <= 1'b0;
            valid_reg1  <= 1'b0;
        end else begin
            a_high_reg1 <= a[31:16];
            b_high_reg1 <= b[31:16];
            {carry_low, sum_low} <= a[15:0] + b[15:0];
            valid_reg1  <= valid_in;
        end
    end

    // 第二级：高16位相加，加上低位的进位
    reg [15:0] sum_high;
    reg        carry_high;
    reg [15:0] sum_low_reg2;
    reg        valid_reg2;

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            sum_high    <= 16'd0;
            carry_high  <= 1'b0;
            sum_low_reg2 <= 16'd0;
            valid_reg2  <= 1'b0;
        end else begin
            {carry_high, sum_high} <= a_high_reg1 + b_high_reg1 + carry_low;
            sum_low_reg2 <= sum_low;
            valid_reg2  <= valid_reg1;
        end
    end

    // 第三级：合并结果，输出最终和
    reg [31:0] sum_final;
    reg        valid_reg3;

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            sum_final  <= 32'd0;
            valid_reg3 <= 1'b0;
        end else begin
            sum_final  <= {sum_high, sum_low_reg2};
            valid_reg3 <= valid_reg2;
        end
    end

    // 输出
    always @(*) begin
        sum       = sum_final;
        valid_out = valid_reg3;
    end

endmodule

这段代码，我建议你逐行读一遍。注意看每个always块只做了一小部分工作。这就是流水线的精髓——把大逻辑切碎，塞进寄存器之间。

4.4 流水线的代价

任何技术都有代价。流水线也不例外。你想想看，我们多了两级寄存器，面积肯定增加了。另外，延迟也从1个周期变成了3个周期。

但话说回来，在高频交易领域，面积和延迟的代价，往往是可以接受的。因为我们的目标是——在给定的时钟频率下，达到最高的吞吐量。

我个人习惯，在设计初期先不考虑流水线，先把功能跑通。然后看时序报告，找到最长的组合逻辑路径。再针对性地插入流水线寄存器。这样效率最高。

4.5 知识体系图

下面这张图，是我手绘的流水线核心逻辑。你仔细看看，能帮你把今天讲的内容串起来。

嗯，这张图把今天的内容都串起来了。你保存好，以后做设计时拿出来看看，能帮你快速理清思路。

好了，流水线的基础就讲到这里。记住：流水线不是银弹，但它绝对是FPGA高性能设计的基石。你把这个概念吃透了，后面讲更复杂的信号处理算法时，就会轻松很多。

---

公众号:蓝海资料掘金营，微信deep3321