01
FPGA量化交易概述
FPGA在量化交易中的角色 · 为什么选择FPGA · 性能瓶颈分析
入门概念
02
开发环境搭建
Vivado/Quartus安装 · 仿真工具配置 · 版本控制与项目管理
工具环境
03
硬件描述语言基础
Verilog/VHDL核心语法 · 模块化设计 · 组合逻辑与时序逻辑
HDL基础
04
流水线设计
流水线原理 · 深度与吞吐率权衡 · 经典加法树案例
架构性能
05
时钟域与跨时钟域
单时钟域设计 · 多时钟域挑战 · CDC同步器(双级触发器/异步FIFO)
时钟同步
06
时序约束入门
create_clock · set_input/output_delay · 时序报告解读
约束STA
07
资源优化
LUT/FF/DSP/BRAM利用率优化 · 资源共享与复用 · 逻辑复制
资源面积
08
低延迟设计
关键路径缩短 · 寄存器平衡 · 并行化处理
延迟优化
09
高吞吐率设计
数据并行 · 任务并行 · 乒乓操作
吞吐并行
10
状态机优化
FSM编码方式(二进制/格雷码/独热码) · 状态机拆分
FSM编码
11
数据通路设计
数据对齐 · 位宽转换 · 数据打包与解包
数据通路
12
存储架构
BRAM配置(真双口/伪双口) · FIFO深度计算 · 缓存策略
存储BRAM
13
数学运算加速
定点数设计 · CORDIC算法 · 乘法器/除法器优化
DSP算法
14
网络协议栈
UDP/IP硬件卸载 · MAC层设计 · Checksum计算
网络卸载
15
订单簿处理
Level2数据解析 · 价格聚合 · 快速排序网络
订单簿排序
16
行情解码
交易所协议解析(FIX/Binary) · 多路行情合并
行情解码
17
策略引擎
策略流水线 · 参数动态重载 · 回测与实盘一致性
策略引擎
18
风控模块
资金检查 · 限价检查 · 撤单逻辑 · 并行风控
风控安全
19
仿真验证
Testbench编写 · 波形调试 · 覆盖率分析
验证仿真
20
静态时序分析
建立/保持时间 · 时序例外(false_path/multicycle) · 收敛技巧
STA时序
21
功耗优化
时钟门控 · 数据使能 · 低功耗状态机
功耗低功耗
22
调试与测试
ILA/VIO使用 · 片上逻辑分析 · 硬件回读
调试ILA
23
性能基准测试
延迟测量(ns级) · 吞吐率测试 · 抖动分析
性能基准
24
与CPU/GPU协同
PCIe DMA传输 · 共享内存 · 异构计算架构
异构PCIe
25
高频交易系统架构
整体框架 · 模块划分 · 数据流设计
架构系统
26
回测系统搭建
历史数据回放 · 性能评估 · 参数扫描
回测评估
27
部署与运维
比特流加载 · 远程更新 · 监控告警
部署运维
28
安全与可靠性
CRC校验 · ECC内存 · 冗余设计
安全可靠性
29
前沿技术
HLS(高层次综合) · OpenCL for FPGA · AI加速
HLSAI
30
综合案例实战
从零搭建一个低延迟期权定价引擎
实战期权