第二章 开发环境搭建：Vivado/Quartus安装、仿真工具配置、版本控制与项目管理
做量化交易的FPGA加速，说白了就是跟时间赛跑。你想想看，别人还在等软件跑完一个回测，你的硬件已经出了结果。但这一切的前提——你得先把开发环境搭好。
我见过太多人，一上来就急着写代码。结果呢？仿真跑不通，版本搞混乱，最后连自己改过什么都记不清。嗯，这章我们就聊聊怎么把地基打牢。
2.1 Vivado与Quartus：选哪个？怎么装？
先说结论：做高频交易，我首选Vivado。为什么？因为Xilinx（现在是AMD）的器件在低延迟、确定性方面确实有优势。当然，如果你用的是Intel的Arria或Stratix系列，那Quartus也是必须的。
我个人习惯是：一台机器上只装一个版本。别贪多，版本冲突会让你怀疑人生。
Vivado安装要点
- 版本选择：别追新。我用的是2022.2，稳定，bug少。新版本往往有坑，等别人踩完了再上。
- 安装路径：不要有中文，不要有空格。C盘？算了吧，至少留100GB给Vivado。
- 许可证：WebPACK版够用，但如果你要用到高速串口、DDR4控制器，还是得买Node Locked或浮动许可证。
Quartus安装要点
- 版本选择：Quartus Prime Pro版适合高端器件，Standard版够用就别折腾。
- ModelSim集成：Quartus自带ModelSim Starter，但功能有限。我建议单独装ModelSim SE或QuestaSim。
- 环境变量：装完后记得检查PATH里有没有Quartus的bin目录。我遇到过好几次，装完找不到quartus_map命令。
2.2 仿真工具配置：让代码跑起来之前先跑对
仿真，是FPGA开发中最重要的一环。没有之一。你想想看，一个交易信号延迟了几个时钟周期，可能就是几百万的损失。所以，仿真必须做，而且要做对。
Vivado自带仿真器 vs ModelSim vs VCS
| 工具 | 优点 | 缺点 | 我的推荐 |
|---|---|---|---|
| Vivado Simulator (xsim) | 免费、集成度高、启动快 | 调试功能弱、不支持SystemVerilog断言 | 小模块验证 |
| ModelSim/QuestaSim | 调试功能强、支持UVM、速度快 | 需要单独安装、许可证贵 | 中等规模项目 |
| Synopsys VCS | 业界最快、支持最全 | 贵、配置复杂 | 大型项目、流片前验证 |
我个人习惯：日常用Vivado Simulator，关键模块用ModelSim。为什么？因为Vivado Simulator启动快，改完代码立刻就能跑。但遇到复杂的时序问题，还是得靠ModelSim的波形调试。
仿真脚本示例
别老点GUI，写个脚本一劳永逸。这是我常用的Tcl脚本：
# run_sim.tcl
create_project -force sim_project ./sim_project -part xc7k325tffg900-2
add_files -norecurse {../src/top.v ../src/fifo.v ../tb/tb_top.v}
set_property top tb_top [current_fileset]
launch_simulation -mode behavioral
run 10 us
$dumpvars没加对。记住：仿真不是万能的，但不仿真是万万不能的。
2.3 版本控制：Git是底线
做量化交易，代码就是命。你想想看，如果某天你改了一个参数，结果回测结果变了，但你找不到改了什么——那感觉，比亏钱还难受。
Git，必须用。而且要用好。
FPGA项目的Git配置
- .gitignore：别把Vivado生成的临时文件提交上去。我的.gitignore长这样：
# Vivado
*.jou
*.log
*.str
*.xpr
*.cache/
*.hw/
*.sim/
# Quartus
*.qws
*.db/
*.rpt/
incremental_db/
- 分支策略：我习惯用
main作为稳定版，dev作为开发版，feature/xxx作为功能分支。合并前必须经过仿真验证。 - 提交信息：别写“fix bug”这种废话。写清楚“修复了FIFO溢出时读指针未复位的问题”。
2.4 项目管理：让一切井井有条
一个FPGA量化交易项目，通常包含：RTL代码、仿真脚本、约束文件、测试向量、文档。如果不好好组织，很快就会乱成一锅粥。
我的项目目录结构
project_name/
├── src/ # RTL源码
│ ├── rtl/ # 可综合代码
│ ├── sim/ # 仿真模型
│ └── ip/ # IP核
├── tb/ # 测试平台
├── constraints/ # 约束文件(.xdc/.sdc)
├── scripts/ # Tcl/Makefile脚本
├── docs/ # 文档
├── sim/ # 仿真输出
└── build/ # 综合实现结果
这个结构我用了五年，没出过问题。你想想看，如果每个模块都放在固定的位置，找起来多方便。
Makefile自动化
别每次都点“Run Synthesis”。写个Makefile，一键搞定：
# Makefile
all: synth impl bit
synth:
vivado -mode batch -source scripts/synth.tcl
impl:
vivado -mode batch -source scripts/impl.tcl
bit:
vivado -mode batch -source scripts/bitgen.tcl
clean:
rm -rf *.jou *.log .Xil/
make clean && make all。确保工程能完整跑通。别等到第二天才发现昨天改的代码综合不过。
2.5 知识体系总览
说了这么多，其实就一个核心思想：环境搭好了，后面的事才能顺。下面这张图，是我对本章内容的总结：
这张图把本章的核心内容串起来了。你想想看，从工具安装到仿真配置，从版本控制到项目管理，每一步都是环环相扣的。哪一步没做好，后面都会出问题。