4、原理图绘制进阶:多页原理图设计、层次化原理图设计、差分对与总线绘制、Off-page connector与Port使用

各位工程师朋友,大家好。上一章我们把单页原理图的基础操作捋了一遍。今天咱们聊聊更贴近实战的内容——当电路规模变大,一张图纸画不下时,该怎么办?

说白了,就是多页原理图和层次化设计。这两个东西,我刚开始接触时也觉得有点绕,但用顺手之后,你会发现它们简直是复杂项目管理的救星。再加上差分对、总线绘制这些高速信号必备技能,嗯,今天的内容信息量不小,咱们一个一个来。

原理图绘制进阶 多页原理图设计 Off-page Connector 跨页连接 层次化原理图 Port 端口 / 子模块复用 差分对与总线绘制 差分对约束 / 总线标号 核心目标:结构化、可复用、易维护

4.1 多页原理图设计:当一张纸装不下你的野心

先说说多页原理图。说白了,就是把一个大的电路系统,拆成几张逻辑上独立的图纸。比如电源部分放一页,主控MCU放一页,接口电路放一页。每页之间通过 Off-page Connector(跨页连接器)来传递信号。

我个人习惯,在项目一开始就规划好分页方案。不是画到一半发现放不下了才去拆分,那样容易乱。我一般会这样分:

  • Page 1:系统框图或电源树——让看图纸的人一眼知道整个系统怎么供电、信号怎么流。
  • Page 2:主控/核心处理器——包括时钟、复位、配置引脚。
  • Page 3~N:各功能模块——比如传感器接口、通信模块、驱动电路。
  • 最后一页:连接器与对外接口——方便生产部门直接看。
小技巧: 在 Altium Designer 或 Cadence 中,Off-page Connector 的命名必须完全一致(包括大小写)。我曾经因为一个信号名写成 "VCC_3V3" 而另一页写成 "VCC_3v3",结果 Netlist 对不上,查了半天才发现。嗯,从那以后我养成了统一命名规范的习惯。

4.2 层次化原理图设计:让复杂系统变「乐高」

层次化设计,说白了就是「模块化」。你把一个功能电路(比如一个 DC-DC 电源模块、一个运放滤波电路)封装成一个子模块,然后在顶层图纸里像调用芯片一样调用它。

这样做的好处很明显:

  • 复用性——同一个电源模块,如果项目里有三路同样的设计,画一次子模块,顶层调用三次就行。
  • 可读性——顶层图纸只显示模块之间的连接关系,内部细节藏到子图纸里。老板看顶层,工程师看子页,各取所需。
  • 团队协作——不同工程师可以同时画不同的子模块,最后在顶层整合。

在具体操作上,层次化原理图的核心是 Port(端口)。子模块的输入输出信号,必须通过 Port 来定义。顶层图纸通过同名 Port 或者连线来连接各个子模块。

关键点: 子模块的 Port 命名要「见名知意」。比如 "VIN_12V"、"I2C_SCL"、"UART_TX",不要用 "P1"、"P2" 这种。我在项目中见过一个子模块,端口名叫 "A1"、"B2",结果三个月后连原作者自己都忘了哪个是哪个。

4.3 差分对与总线绘制:高速信号的「高速公路」

差分对,比如 USB 的 D+ / D-、以太网的 TX_P / TX_N、HDMI 的差分数据线。这些信号对要求等长、等距、阻抗受控。在原理图阶段,我们就要为 PCB 布局布线打好基础。

在原理图里画差分对,我建议这样做:

  1. 成对放置——把差分对的两个网络放在一起,命名上体现配对关系,比如 "USB_DP" 和 "USB_DN"。
  2. 添加差分对指示符——在 Altium 里可以用 "Differential Pair" 指令标记,在 Cadence 里可以用 "DIFFP" 属性。
  3. 标注等长要求——在原理图注释里写明 "Match length within 5mil",这样 Layout 工程师一眼就知道约束。

至于总线绘制,比如 8 位数据总线 D[0..7] 或地址总线 A[0..15],用总线画法可以大大减少图纸上的连线数量。你想想看,如果 16 根地址线一根一根画出来,图纸得多乱?

注意: 总线画法只是「视觉简化」,不代表电气连接。在 Netlist 层面,每一根信号线都是独立的。所以总线标号一定要规范,比如 "DATA_BUS[0..7]",并且确保每个子信号都有对应的网络标号。

4.4 Off-page Connector 与 Port 使用:跨页连接的「信使」

Off-page Connector 和 Port 这两个东西,功能上有点像,但使用场景不同:

特性 Off-page Connector Port
使用场景 同一项目内,不同页之间的信号连接 层次化设计中,子模块与顶层之间的接口
方向性 通常无方向,或通过箭头指示 有明确的 Input / Output / Bidirectional 属性
命名要求 全局唯一,跨页匹配 在子模块内唯一,顶层通过同名 Port 连接

使用 Off-page Connector 时,我有个习惯:在每一页的右下角加一个「跨页信号列表」,列出本页用到的所有 Off-page Connector 及其目标页码。这样别人看图纸时,不用一页一页去翻找信号来源。

避坑指南: 我曾经在一个 12 页的原理图项目中,漏掉了一个 Off-page Connector 的配对。结果 PCB 导入 Netlist 时报错,说某个网络「悬空」。排查了整整两个小时,才发现是第 7 页的 "ENABLE" 信号在第 3 页写成了 "ENABLE_1"。所以,命名一致性是跨页设计的生命线。

4.5 实战建议:从单页到多页的平滑过渡

如果你之前一直用单页原理图,想切换到多页或层次化设计,我建议你这样做:

  • 第一步: 先画一个系统框图(用简单的方块和箭头),确定分几页、每页放什么。
  • 第二步: 定义好全局信号(电源、地、复位、时钟)的命名规范,写在项目文档里。
  • 第三步: 从核心模块开始画,每画完一页,立即检查 Off-page Connector 的配对。
  • 第四步: 全部画完后,做一次「跨页信号完整性检查」——确保每个信号都有源有宿。

嗯,原理图绘制进阶的内容就这些。多页设计解决的是「规模问题」,层次化设计解决的是「复用问题」,差分对和总线解决的是「效率问题」。把这些工具用好,你的原理图就不再是一堆杂乱的线条,而是一份结构清晰、易于维护的工程文档。

记住,好的原理图,是设计团队沟通的桥梁。花在整理图纸上的时间,最终都会在 PCB 布局布线和调试阶段加倍回报给你。


公众号:蓝海资料掘金营,微信deep3321