第一章：硅光芯片导论
1.1 硅光技术发展史——从实验室到量产
说起硅光技术的发展，我入行那会儿，这还是个挺冷门的方向。2004年左右，Intel和Luxtera开始搞硅光集成，那时候大家觉得这东西就是个学术玩具。你想想看，用CMOS工艺做光学器件？听起来就有点不靠谱。
但事情在2010年前后发生了转折。我记得很清楚，当时我在一家初创公司做工艺集成，第一次看到硅光调制器能在25G速率下稳定工作。说实话，那个眼图打开得并不漂亮，但已经足够让通信设备商心动了。
真正让硅光技术起飞的是2015年以后。数据中心流量爆发，传统光模块的功耗和成本都扛不住了。硅光技术刚好踩在这个时间点上——它可以用成熟的CMOS产线来制造，成本优势太明显了。
到了2020年，硅光芯片已经能实现400G甚至800G的传输速率。我参与过几个量产项目，良率从最初的不到50%爬升到现在的90%以上。嗯，这条路走了快二十年，总算看到曙光了。
关键里程碑：
- 2004年：Intel首次展示硅光调制器
- 2010年：25G硅光调制器实现商用
- 2015年：数据中心开始规模部署硅光模块
- 2020年：400G硅光芯片量产，良率突破90%
1.2 硅光 vs 传统光模块——谁更香？
很多人问我：硅光到底比传统光模块强在哪？我一般会反问一句：你见过传统光模块的组装过程吗？
传统光模块用的是分立器件——激光器、调制器、探测器、MUX/DEMUX，每个都是独立封装，然后靠光纤跳线连起来。一个100G光模块里，光路对准的工序就有七八道，每一道都得靠人工或者精密设备调。良率低、成本高、产能还上不去。
硅光芯片就不一样了。它把所有光学功能都集成到一颗硅芯片上，光路是光刻出来的，对准精度由工艺保证。说白了，就是把光学器件当晶体管一样做。我做过一个对比，同样功能的400G模块，硅光方案的组装工序减少了60%以上。
当然，硅光也有自己的短板。比如激光器目前还是III-V族材料做得好，硅本身发光效率太低。所以现在主流方案是混合集成——硅光芯片做调制和探测，外贴一个InP激光器。这个事儿我踩过坑，后面会细讲。
| 对比项 | 传统光模块 | 硅光芯片 |
|---|---|---|
| 集成度 | 低，分立器件 | 高，单片集成 |
| 组装工序 | 7-10道 | 2-3道 |
| 成本（400G） | 约$800 | 约$400 |
| 功耗 | 约12W | 约8W |
| 量产能力 | 受限 | CMOS产线，产能大 |
1.3 低损耗设计的战略意义——为什么非做不可？
做硅光芯片，最头疼的问题就是损耗。硅波导的传输损耗，理论上可以做到0.1 dB/cm以下，但实际做出来经常是1-2 dB/cm。你想想看，一个芯片上波导走个几厘米，光功率就掉了一半。
我刚开始做硅光设计时，总觉得损耗大点没关系，反正激光器功率够。直到有一次，一个客户要求芯片总损耗不超过5 dB，我算来算去都差2 dB。最后没办法，只能重新设计波导结构，把弯曲半径从5μm改到10μm，损耗才降下来。那次之后，我养成了一个习惯：每个设计节点都先算一遍损耗预算。
低损耗设计的意义，说白了就是三个字：省、快、稳。
- 省成本：损耗低，激光器功率就可以小，驱动电流也小，整体功耗降下来。一个400G模块，功耗每降1W，一年电费就能省几十块。量大了，这可不是小数目。
- 提性能：损耗低，信噪比就高，误码率自然低。我做过测试，同样条件下，损耗降低1 dB，接收灵敏度能提升0.5 dBm左右。
- 保良率：损耗对工艺波动很敏感。波导宽度偏差10 nm，损耗可能翻倍。低损耗设计意味着对工艺容忍度更高，良率自然就上去了。
我的经验：低损耗设计不是单点优化，而是系统级工程。从波导结构、耦合方式到封装工艺，每个环节都得抠。我习惯在项目初期就做一个损耗预算表，把每个器件的损耗指标定死，后面设计时就不容易跑偏。
注意：低损耗设计不能牺牲其他性能。比如把波导做宽可以降损耗，但会增大器件尺寸，影响集成度。这是个平衡问题，没有标准答案，得根据具体应用来取舍。
1.4 本章知识体系
下面这张图，是我自己总结的硅光低损耗设计知识框架。你可以把它当成一张地图，后面每章都会对应到其中的一个节点。
这张图里，我把低损耗设计拆成了三个大方向：材料与工艺、波导结构设计、耦合与封装。每个方向下面又有几个关键技术点。后面几章，我会一个一个掰开揉碎了讲。
最后说一句：低损耗设计不是一蹴而就的事。我做了十几年，踩过的坑比走过的路还多。但只要你把每个环节都吃透了，做出来的芯片性能一定不会差。
公众号:蓝海资料掘金营，微信deep3321