2. 流片前准备：设计规则检查（DRC）、版图与原理图一致性检查（LVS）、流片前仿真验证
说实话，流片前这最后几步，是最容易让人失眠的。
我记得刚入行那会儿，有个项目明明仿真都过了，结果流片回来，芯片死活不工作。后来一查，是版图里一根金属线画窄了，DRC没跑干净。嗯，从那以后，我对这三步检查再也不敢马虎。
今天咱们就聊聊流片前必须做好的三件事：DRC、LVS 和流片前仿真。说白了，就是给你的芯片设计做一次全面体检。
核心逻辑：DRC 查物理规则，LVS 查电路连接，仿真查功能性能。三者缺一不可。
2.1 设计规则检查（DRC）
DRC 是什么？你想想看，晶圆厂给你一套规则，比如「金属线最小宽度 0.5μm，间距不能小于 0.6μm」。DRC 就是拿你的版图去跟这些规则一条条比对。
我个人的习惯是，在画版图的过程中就时不时跑一下 DRC。别等到最后才跑，否则一堆错误堆在一起，改起来想死的心都有。
小技巧：DRC 报告里通常会把错误按严重程度分级。先修那些「致命错误」，比如短路、断路。那些「建议性警告」可以酌情处理。
常见的 DRC 检查项包括：
- 最小线宽：波导、金属线不能太细，否则工艺做不出来
- 最小间距：相邻结构不能太近，防止漏电或串扰
- 密度要求：金属密度不能太高或太低，否则 CMP 会出问题
- 包层要求：硅光芯片里，波导周围要有足够厚的包层
我在项目中遇到过最坑的一次，是 DRC 报了一个「波导转角半径过小」的错误。当时觉得就差 0.1μm，应该没事吧？结果流片回来，那个转角处损耗明显偏大。嗯，从那以后我再也不跟 DRC 讨价还价了。
2.2 版图与原理图一致性检查（LVS）
LVS 说白了就是「对账」。你的原理图画了一个 MZI 结构，版图里是不是也连对了？有没有哪根线接错了？
硅光芯片的 LVS 跟纯电芯片不太一样。我们不光要检查电学连接，还要检查光学连接。比如：
| 检查类型 | 检查内容 | 常见问题 |
|---|---|---|
| 电学 LVS | 金属连线、过孔、器件连接 | 电源地短路、悬空节点 |
| 光学 LVS | 波导连接、耦合器端口匹配 | 波导错位、端口未对齐 |
| 混合检查 | 电光调制器电极连接 | 电极与波导间距错误 |
注意：LVS 跑通不代表万事大吉。我曾经遇到过一次，LVS 报告说「全部通过」，但后来发现是因为我把原理图里的一个 dummy 器件给漏掉了。所以跑完 LVS 之后，最好人工抽查几个关键节点。
2.3 流片前仿真验证
仿真验证这一步，很多人觉得「我设计的时候已经仿过了啊」。但流片前的仿真，重点在于带寄生参数的仿真。
你想想看，版图画完之后，金属线会有寄生电阻电容，波导会有额外的损耗和相位偏移。这些在原理图仿真里是看不到的。
流片前仿真我一般分三步走：
- 前仿真（原理图级）：验证功能是否正确，比如 MZI 的消光比是否达标
- 后仿真（带寄生）：从版图里提取寄生参数，重新跑一遍仿真
- 蒙特卡洛仿真：考虑工艺波动，看看芯片在 worst case 下还能不能工作
重点：硅光芯片的仿真，一定要关注 PVT 角（工艺、电压、温度）。尤其是温度，硅的折射率对温度很敏感，一个 10°C 的变化可能让你的滤波器中心波长漂移好几个纳米。
我个人的习惯是，在流片前至少跑三组仿真：
- Typical-Typical：典型工艺、典型温度（25°C）
- Slow-Slow：慢工艺、高温（85°C）
- Fast-Fast：快工艺、低温（-40°C）
如果这三组都能通过，那流片回来的良率基本就有保障了。
避坑指南：我曾经有一个项目，仿真时只跑了典型角，结果流片回来发现芯片在高温下性能严重退化。后来加了加热器才勉强补救。所以，一定要跑 PVT 角，别偷懒。
2.4 检查清单
最后，我给大家整理了一份流片前的检查清单。每次流片前，我都会对着这个清单过一遍：
| 检查项 | 状态 | 备注 |
|---|---|---|
| DRC 零错误 | ☐ | 致命错误必须清零 |
| LVS 通过 | ☐ | 电学和光学都要过 |
| 后仿真通过 | ☐ | 带寄生参数 |
| PVT 角仿真 | ☐ | 至少三个角 |
| 版图最终确认 | ☐ | 人工抽查关键区域 |
嗯，做到这一步，基本上就可以放心地把 GDS 文件发给晶圆厂了。记住，流片前的每一分钟检查，都能省下流片后几个月的 debug 时间。