第四章 DBR反射镜设计：从原理到实战
各位做VCSEL的同行，今天咱们聊聊DBR反射镜。说实话，DBR是VCSEL里最“皮实”但也最容易翻车的结构。我见过太多人把精力全放在有源区上，结果DBR没设计好，整个器件性能直接拉胯。咱们今天就把这块掰开揉碎了讲清楚。
4.1 DBR的反射率计算：传输矩阵法
DBR说白了就是一堆高低折射率材料交替堆叠。光在每层界面都会发生反射和透射，这些反射光干涉叠加，就形成了高反射带。计算反射率最靠谱的方法就是传输矩阵法（TMM）。
我个人习惯用TMM，因为它能处理任意层数、任意材料组合。核心思路很简单：把每一层看成一个2×2矩阵，光从一端传进去，从另一端出来，矩阵乘起来就得到总传输特性。
每层的矩阵长这样：
M_i = [cos(δ_i), (j/n_i)·sin(δ_i)]
[j·n_i·sin(δ_i), cos(δ_i)]其中δ_i = 2π·n_i·d_i / λ，n_i是折射率，d_i是厚度。对于四分之一波长DBR，d_i = λ/(4n_i)，这时候δ_i = π/2，矩阵会简化很多。
整个DBR的传输矩阵就是所有层矩阵的乘积：M_total = M_1 · M_2 · ... · M_N。然后反射系数r和反射率R就能算出来：
r = (M_total[0,0]·n_sub + M_total[0,1]·n_sub·n_0 - M_total[1,0] - M_total[1,1]·n_0) /
(M_total[0,0]·n_sub + M_total[0,1]·n_sub·n_0 + M_total[1,0] + M_total[1,1]·n_0)
R = |r|²这里n_0是入射介质折射率，n_sub是衬底折射率。
关键点：DBR的反射率随对数增加而快速上升。一般15-20对就能达到99.5%以上。但别贪多，层数太多会引入额外电阻和热阻。
我在项目中遇到过一件事：有次用TMM算出来反射率99.8%，结果流片回来实测只有97%。查了半天，发现是生长时每层厚度偏差了2%。嗯，这里要注意——TMM对厚度误差非常敏感，尤其是短波长器件。
4.2 DBR材料选择：GaAs/AlGaAs vs InP/InGaAsP
材料选择直接决定了DBR的性能上限。目前主流就两套体系：
| 材料体系 | 适用波长 | 折射率差Δn | 热导率 | 典型应用 |
|---|---|---|---|---|
| GaAs/AlGaAs | 650-1100 nm | 0.15-0.25 | 高 | 850nm VCSEL |
| InP/InGaAsP | 1300-1550 nm | 0.05-0.10 | 低 | 长波长VCSEL |
GaAs/AlGaAs体系最大的优势是折射率差大。你想想看，Δn大意味着每对DBR的反射率贡献就大，用更少的对数就能达到目标反射率。而且GaAs和AlGaAs晶格匹配非常好，应力问题小。
InP/InGaAsP体系就麻烦多了。折射率差小，需要更多对数，通常要30-40对才能达到99%以上。而且InGaAsP的热导率比InP低不少，散热是个大问题。
我的建议：能做GaAs体系的就别碰InP。但如果你要做长波长VCSEL（1.3μm以上），那只能硬着头皮上InP。这时候可以考虑用介质DBR（比如SiO₂/TiO₂）替代部分半导体DBR，能有效减少对数。
4.3 DBR的应力与掺杂设计
DBR的应力问题，说白了就是晶格常数不匹配导致的。GaAs和AlAs的晶格常数差约0.14%，虽然不大，但几十层堆下来，应力累积会非常可观。
我记得有一次做850nm VCSEL，用了25对GaAs/Al₀.₉Ga₀.₁As DBR，流片出来wafer弯得跟碗一样。后来不得不调整Al组分，用渐变层来释放应力。
应力控制有几个实用招数：
- 组分渐变：在界面处插入几纳米厚的渐变层，让晶格常数平滑过渡
- 应变补偿：在拉伸应变层后加一层压缩应变层，互相抵消
- 厚度调整：适当偏离四分之一波长条件，牺牲一点反射率换应力平衡
掺杂设计这块，很多人容易忽略。DBR的掺杂直接影响串联电阻。p-DBR的电阻率比n-DBR高一个数量级，所以p-DBR的掺杂浓度要更高，但也不能太高——掺杂太高会引入自由载流子吸收，降低反射率。
避坑指南：我曾经在p-DBR里用了5×10¹⁸ cm⁻³的掺杂，结果反射率掉了2%。后来发现是自由载流子吸收太严重。建议p-DBR掺杂控制在1-3×10¹⁸ cm⁻³，n-DBR可以到5×10¹⁸ cm⁻³。
4.4 DBR带宽与相位匹配
DBR的反射带宽由折射率差决定：Δλ/λ₀ ≈ (4/π)·arcsin(Δn/(n₁+n₂))。Δn越大，带宽越宽。GaAs/AlGaAs体系的带宽通常在50-100nm，InP/InGaAsP只有20-40nm。
带宽不够会怎样？温度变化时，增益峰和DBR反射峰可能错开，导致阈值电流飙升。这就是所谓的“波长失配”问题。
相位匹配更微妙。VCSEL的谐振腔由上下两个DBR和中间的有源区组成。光在腔内往返一次，总相位变化必须是2π的整数倍。这个条件决定了激射波长。
相位条件可以写成：
φ_top + φ_bottom + 2·n_cav·L_cav·(2π/λ) = 2mπ其中φ_top和φ_bottom是上下DBR的反射相位，n_cav是腔折射率，L_cav是腔长。
这里有个坑：DBR的反射相位不是常数，它随波长变化。所以当你改变DBR层数或材料时，激射波长也会漂移。我一般会用TMM把相位响应一起算出来，确保在目标波长处满足相位条件。
实战要点：设计时先定目标波长，然后用TMM扫参数，找到反射率最高且相位匹配的点。别只看反射率，相位不对等于白搭。
知识体系总览
下面这张图把DBR设计的核心逻辑串起来了。从材料选择到参数计算，再到应力控制和相位匹配，每一步都环环相扣。
DBR设计没有捷径，每一步都得算清楚。我个人的经验是：先用TMM快速扫参数，找到大致范围，再用更精确的模型验证。别一上来就搞复杂的3D仿真，浪费时间。
好了，DBR这块就聊到这儿。记住，反射率不是越高越好，够用就行。多出来的对数只会增加电阻和热阻，得不偿失。