4. 偏置电压设计：VEB、Vdet、Vref 电压生成电路、低噪声LDO选型与布局
偏置电压，说白了就是非制冷焦平面探测器的“生命线”。
我刚开始做红外系统那会儿，总觉得只要把主电源搞定就万事大吉。结果呢？图像上全是条纹噪声，怎么调都调不掉。后来才发现，是Vdet偏置上多了几个毫伏的纹波。嗯，从那以后，我再也不敢小看偏置电压的设计了。
4.1 偏置电压为什么这么重要？
非制冷焦平面探测器内部，每个像元都是一个微桥结构。它需要几个关键的偏置电压才能正常工作：
- VEB（Emitter Bias）：像元晶体管的发射极偏压，决定了像元的工作电流
- Vdet（Detector Bias）：探测器的整体偏置，影响响应率和动态范围
- Vref（Reference Bias）：参考电压，用于读出电路的比较和校准
你想想看，这些电压只要漂移1mV，在14位ADC的输出上就可能产生几十个码值的误差。对于要求NETD（噪声等效温差）低于50mK的系统来说，这简直是灾难。
核心原则：偏置电压的噪声贡献，必须小于探测器自身噪声的1/3。这是我在多个项目中总结出的经验法则。
4.2 VEB电压生成电路设计
VEB通常是一个负电压，范围在-0.5V到-1.5V之间。我个人习惯使用专用的负压LDO，而不是用运放搭出来的电路。
为什么？
运放搭的负压电路，启动顺序很难控制。我曾经遇到过一个问题：系统上电时，VEB还没建立起来，主电源已经加到了探测器上，结果烧了好几个探测器。那叫一个心疼啊！
推荐方案：
- 使用TPS7A30系列负压LDO，噪声低至12μVrms
- 输出电容用10μF陶瓷电容+1μF薄膜电容并联
- 反馈电阻用0.1%精度的薄膜电阻
// VEB生成电路典型参数
// 输入：-5V
// 输出：-1.0V @ 50mA
// 噪声：< 15μVrms (10Hz - 100kHz)
LDO: TPS7A3001
R1: 10.0kΩ (0.1%)
R2: 4.02kΩ (0.1%)
C_in: 10μF + 0.1μF
C_out: 10μF + 1μF (薄膜)
4.3 Vdet偏置的精密控制
Vdet的精度要求最高，通常需要±0.1%的初始精度，温漂小于10ppm/°C。我一般用基准源+低噪声运放来构建。
这里有个坑：很多人直接用LDO的输出当Vdet。LDO的负载调整率再好的，也有0.1%左右。探测器在不同帧率下电流会变化，这个变化就会耦合到Vdet上。
注意：Vdet上的任何纹波，都会直接调制到像元的偏置电流上。在图像上表现为固定的行噪声或列噪声。我曾经调试过一个项目，图像上总有几条固定的亮线，查了三天才发现是Vdet上有个200kHz的开关噪声。
我的做法是：
- 先用高精度基准源（如REF5025）产生2.5V
- 再用低噪声运放（如OPA1611）缓冲和分压
- 最后加一级RC滤波，截止频率设在1Hz左右
4.4 Vref参考电压设计
Vref是读出电路的参考基准，它直接决定了ADC的转换精度。我建议Vref和Vdet使用同一个基准源，这样可以消除共模噪声。
具体电路：
- 基准源：REF5025（0.05%初始精度，3ppm/°C温漂）
- 缓冲器：OPA1611（0.1μV/°C失调漂移）
- 分压网络：0.1%电阻，1:1比例
| 参数 | VEB | Vdet | Vref |
|---|---|---|---|
| 电压范围 | -0.5V ~ -1.5V | 2.0V ~ 3.3V | 1.0V ~ 2.5V |
| 噪声要求 | < 30μVrms | < 10μVrms | < 5μVrms |
| 温漂要求 | < 50ppm/°C | < 10ppm/°C | < 5ppm/°C |
| 推荐LDO | TPS7A30 | TPS7A49 + REF5025 | REF5025 + OPA1611 |
4.5 低噪声LDO选型要点
选LDO不是看谁家纹波抑制比高就选谁。我吃过这个亏。
有一次我选了某款号称PSRR 80dB的LDO，结果在100kHz附近有个谐振峰，PSRR掉到了30dB。而探测器的工作频率正好在100kHz附近，结果图像上全是噪声。
选型时我重点关注：
- PSRR曲线：要看全频段的，不能只看低频
- 输出噪声：10Hz-100kHz积分噪声，越低越好
- 负载调整率：探测器电流变化时的电压稳定性
- 启动时间：要保证偏置电压先建立，主电源后建立
小技巧：我习惯在LDO输出端并联一个0.1μF的薄膜电容。薄膜电容的ESR低，高频特性好，能有效抑制LDO的高频噪声。陶瓷电容在高频下ESR会上升，效果不如薄膜电容。
4.6 PCB布局的实战经验
布局这块，我踩过的坑最多。偏置电压的PCB布局，说白了就是一句话：把模拟电路和数字电路彻底分开。
具体做法：
- 偏置电压电路单独放在PCB的一个角落，远离DC-DC和数字芯片
- 用挖槽的方式隔离模拟地和数字地
- 偏置电压的走线要短而粗，避免形成天线
- 每个偏置电压的滤波电容要靠近探测器的引脚放置
我记得有一次，客户说他们的红外图像在开机后前10秒有严重的噪声。我远程看了PCB布局，发现Vdet的滤波电容放在了PCB背面，离探测器引脚有3cm远。就这3cm的走线，耦合进了DC-DC的开关噪声。把电容挪到正面后，问题就解决了。
4.7 偏置电压的测试验证
电路做出来后，怎么验证？
我一般用频谱分析仪看偏置电压的噪声谱。重点关注：
- 工频50Hz及其谐波
- DC-DC开关频率及其边带
- 1/f噪声拐点频率
如果噪声谱上有明显的尖峰，说明有耦合路径没处理好。这时候就要回头检查布局和滤波了。
我的测试标准：偏置电压的峰峰值噪声，在20MHz带宽内，不能超过探测器数据手册中给出的噪声指标的1/3。比如探测器噪声是100μVrms，那偏置电压的噪声就要控制在33μVrms以内。
好了，偏置电压设计这块，核心就是低噪声、高稳定、好布局。你把这些做好了，红外图像的质量就有了最基本的保障。