4、PCB布局布线实战：背光驱动PCB布局要点

背光驱动这块，说白了就是跟大电流、高频率、热 dissipation 打交道。很多新手画完原理图觉得万事大吉，结果板子一回来，LED 闪得跟迪斯科似的，或者芯片烫得能煎鸡蛋。嗯，这里面的坑，我踩过不少。

今天咱们就聊聊背光驱动 PCB 的布局布线。我个人习惯，先把大电流回路、散热、噪声隔离这三件事想清楚，再动手画。

4.1 大电流回路：最短、最宽、最直接

背光驱动里，电感、MOSFET、输出电容这几个元件之间，流过的电流是脉冲式的。峰值电流可能好几安培。你想想看，如果这个回路绕了一大圈，寄生电感一上去，电压尖峰能把你芯片打穿。

我在项目中遇到过一块板子，布局时把电感放得离芯片很远，结果输出纹波大了 30%。后来把电感挪到芯片旁边，纹波立马降下来。所以，别小看这走线距离。

元件	布局要求
输入电容	紧贴芯片 VIN 和 GND 引脚，距离 < 5mm
电感	靠近 SW 引脚，走线宽度 ≥ 40mil
输出电容	靠近 LED+ 和 GND，回路短
采样电阻	紧贴芯片 FB 引脚，开尔文连接

4.2 散热：铜皮就是你的散热器

背光驱动芯片，尤其是线性驱动，功耗不小。芯片底部的散热焊盘（EPAD）必须焊接到地铜皮上。我建议在芯片下方打一排过孔，把热量导到背面。

为什么会这样？因为空气导热差，铜皮才是最好的散热路径。你想想看，芯片 1W 的功耗，如果散热铜皮面积不够，温度能飙到 120°C。

我曾经有一款产品，散热铜皮只做了 150mm²，结果老化测试时芯片温度 110°C，直接降额使用。后来把铜皮扩大到 500mm²，温度降到 85°C。嗯，这差距很明显。

4.3 噪声隔离：模拟地和功率地要分开

背光驱动里，有高频开关噪声，也有模拟反馈信号。如果混在一起，反馈信号会被干扰，导致输出电流不稳。

我个人习惯的做法：

• 功率地（大电流回路的地）单独走，不要跟信号地共用一段走线。
• 在芯片下方，用 0Ω 电阻或磁珠把功率地和模拟地单点连接。
• 反馈信号（FB）走线要远离电感、SW 节点。

布线技巧：开尔文连接、铺铜

4.4 开尔文连接：采样电阻的命根子

采样电阻两端，要单独拉两根线到芯片的 FB 和 GND 引脚。这就是开尔文连接。为什么要这样？因为采样电阻上的电压降很小，可能只有 100mV。如果走线上有额外的压降，那电流采样就全偏了。

我记得有一次，客户反馈 LED 亮度不一致。查了半天，发现采样电阻的走线太长，而且跟功率地共用了一段。改成开尔文连接后，问题解决。

// 开尔文连接走线示例
// 采样电阻 R_sense 两端：
// 节点 A → 走线到芯片 FB 引脚（宽度 10mil，长度 < 10mm）
// 节点 B → 走线到芯片 GND 引脚（宽度 10mil，长度 < 10mm）
// 注意：这两根线不要走大电流，只走采样信号

4.5 铺铜：不是越多越好

铺铜能降低阻抗，但也要注意。我见过有人把整个板子铺满铜，结果寄生电容太大，开关波形变差。

我的建议：

• 顶层铺铜：功率区域铺满，信号区域留空或网格铜。
• 底层铺铜：完整地平面，但不要在电感下方铺实心铜（防止涡流）。
• 过孔：每个 GND 焊盘旁边打 2-3 个过孔，降低回路阻抗。

EMI 抑制措施

4.6 从源头抑制：SW 节点是罪魁祸首

背光驱动的 SW 节点，电压跳变很快（dV/dt 很大），是 EMI 的主要来源。怎么抑制？

• 在 SW 节点对地加一个 RC 缓冲电路（snubber），吸收振铃。
• SW 节点的铜皮面积不要太大，够用就行。
• 电感选用屏蔽式电感，磁漏小。

4.7 布局上的 EMI 技巧

除了电路，布局也能抑制 EMI：

• 输入输出回路尽量靠近板边，但不要贴着板边。
• 高频回路（SW、电感）远离接口和连接器。
• 如果板子有金属外壳，把 GND 通过螺丝孔接到外壳。

我曾经有一款产品，EMI 测试在 100MHz 超标。后来在 SW 节点加了个 snubber，再把电感换成屏蔽式，直接降了 6dB。嗯，这招很管用。

知识体系总览

下面这张图，是我自己总结的背光驱动 PCB 布局的核心逻辑。你照着这个思路走，基本不会出大问题。

说白了，背光驱动 PCB 布局就是三个字：短、宽、远。大电流回路要短，走线要宽，敏感信号要远离开关节点。你按照这个思路去画，板子基本稳了。

---

公众号:蓝海资料掘金营，微信deep3321