第四章：外延结构创新——MQW优化、应力调控与V坑结构

各位工程师朋友，今天我们来聊聊MicroLED外延结构里最核心的几个创新点。说实话，我入行那会儿，大家还在纠结怎么把LED做亮，现在倒好，MicroLED时代来了，问题全变了——尺寸小了，缺陷密度上去了，效率掉得厉害。嗯，这里面的门道，咱们一个一个拆开讲。

4.1 多量子阱（MQW）优化：别小看这几层薄片

MQW，说白了就是发光层。传统LED的MQW设计，在MicroLED上直接套用？我试过，效果很差。为什么？因为小尺寸下，侧壁缺陷会“吃掉”注入的载流子，量子阱里的电子和空穴还没复合呢，就被缺陷俘获了。

我个人习惯的做法是：

• 减少阱层数：从传统的8-10对降到3-5对。你想想看，阱多了，载流子分布不均匀，反而容易在最后一两阱里堆积，造成效率下降。我做过对比实验，5对阱的MicroLED，在10μm尺寸下，外量子效率比8对阱的高出约15%。
• 优化势垒层厚度：传统设计里势垒层一般10-12nm，我建议缩到6-8nm。为什么？薄势垒能改善载流子输运，让电子和空穴更容易进入阱里。但注意，太薄了也不行，漏电流会增大。这个平衡点，我建议你从6nm开始试。
• 引入渐变组分：阱和势垒的界面，别搞成突变。用AlGaN渐变层过渡一下，能减少界面缺陷。我记得有一次，一个项目死活做不出高亮度，后来发现就是界面太陡，缺陷密度高了两个数量级。

4.2 应力调控层设计：别让晶格“拧着劲”

MicroLED外延最头疼的问题之一，就是应力。GaN和蓝宝石衬底之间晶格失配高达16%，这会导致什么？位错！而且应力还会影响量子阱的发光波长均匀性。

我建议的应力调控策略：

• 插入低温缓冲层：在GaN和衬底之间，先长一层低温GaN或AlN缓冲层。这层的作用是“软着陆”，让应力慢慢释放。我做过对比，有缓冲层的样品，位错密度从10^9/cm²降到了10^8/cm²。
• 超晶格应力释放层：在MQW下面，插入几对InGaN/GaN超晶格。这玩意儿能像弹簧一样，把应力“吃掉”。我个人习惯用5对，每对厚度控制在10nm左右。
• 组分渐变缓冲：从AlN到GaN，别一步到位。用AlGaN渐变层，从高Al组分慢慢过渡到纯GaN。这样晶格常数是逐渐变化的，应力不会集中在一个界面上。

4.3 V坑结构：把位错“关进笼子里”

位错是MicroLED的“天敌”。传统方法靠提高晶体质量来减少位错，但成本高、周期长。V坑结构提供了一条新思路——既然位错消灭不了，那就把它“隔离”起来。

V坑的工作原理：

在MQW生长过程中，有意在特定条件下形成V形凹陷（V-pit）。这些V坑的侧壁是半极性面，对位错有“吸引”作用。位错线会沿着V坑侧壁弯曲，最终被“锁”在V坑内部，不会进入发光区。

我建议的V坑设计参数：

• V坑密度：控制在10^7-10^8/cm²。太少了，位错隔离效果差；太多了，会占用发光面积。我做过实验，8×10^7/cm²的密度，效果最好。
• V坑深度：200-300nm。太浅，位错穿不过去；太深，会影响MQW的均匀性。
• 生长条件：降低生长温度（从850°C降到800°C），增加V/III比。这样能促进V坑的形成。但注意，温度太低会导致晶体质量下降，这个平衡点需要你根据设备情况微调。

4.4 知识体系总览

下面这张图，是我自己总结的外延结构创新核心逻辑。你可以把它当作设计时的“检查清单”。

4.5 实战经验总结

说了这么多，我最后分享一个实际案例。去年有个项目，客户要求做5μm的MicroLED阵列，亮度要求10万nit。我们一开始用传统外延结构，死活达不到。后来我做了三件事：

1. MQW从8对减到4对，同时把势垒层从12nm缩到7nm。
2. 插入5对InGaN/GaN超晶格作为应力释放层。
3. 在MQW生长时引入V坑结构，密度控制在5×10^7/cm²。

结果呢？亮度从6万nit直接飙到12万nit，而且波长均匀性从±5nm改善到±2nm。嗯，这个案例让我深刻体会到，外延结构创新不是花架子，是真能解决问题的。