2. 缺陷分类与成因：点缺陷、线缺陷、面缺陷、体缺陷的形成机制

做半导体工艺这些年，我有个很深的体会：缺陷这东西，就像感冒病毒——你永远无法彻底消灭它，只能学会跟它共存，并想办法把它的影响降到最低。

第三代半导体材料，比如碳化硅（SiC）、氮化镓（GaN），天生就比硅材料「脾气大」。它们原子键能强、熔点高，生长条件极其苛刻。说白了，缺陷是长晶体时「基因里带出来的毛病」。

我个人习惯把缺陷按维度分成四类：点、线、面、体。这就像看一座建筑——从砖块裂缝（点）、到墙体裂纹（线）、再到整面墙倾斜（面）、最后整栋楼歪掉（体）。咱们一个一个来拆解。

2.1 点缺陷：晶体里的「原子级错位」

点缺陷是零维缺陷，只涉及单个原子或几个原子的位置异常。你想想看，晶体本来应该像整齐的士兵方阵，每个原子站在自己的格点上。但总有几个「调皮」的——

• 空位（Vacancy）：本该站人的位置空着。高温生长时，原子热振动太剧烈，直接「溜号」了。
• 间隙原子（Interstitial）：多出来的原子挤在原子之间的缝隙里。我在项目中遇到过，SiC 长晶时如果 C/Si 比例控制不好，多余的碳原子就会变成间隙缺陷。
• 反位缺陷（Antisite）：两种原子站错了位置。比如 SiC 里，碳原子跑到了硅原子的格点上。这玩意儿在 SiC 里特别常见，因为两种原子尺寸相近。

2.2 线缺陷：位错——晶体的「内伤」

线缺陷就是位错（Dislocation），一维缺陷。说白了，晶体里有一排原子「站歪了」，形成了一条线状的错位区域。

位错主要有两种类型：

类型	形成机制	典型特征	我在项目中看到的
刃型位错	晶体中插入半层原子面	伯氏矢量垂直于位错线	SiC 衬底里最常见，像刀切过的痕迹
螺型位错	晶体沿位错线螺旋生长	伯氏矢量平行于位错线	GaN 外延层里多，导致表面出现「金字塔」形貌
混合型位错	以上两种的叠加	伯氏矢量有平行和垂直分量	实际晶体中占大多数，很少见到「纯种」的

为什么会形成位错？应力是元凶。晶体生长时，温度梯度、晶格失配、杂质浓度不均都会产生内应力。应力大到一定程度，原子层就「撑不住」了，发生滑移。

2.3 面缺陷：二维的「断层」

面缺陷是二维缺陷，沿着一个面延伸。常见的有：

• 晶界（Grain Boundary）：两个晶粒之间的交界处。多晶材料里到处都是，单晶里我们希望它越少越好。
• 堆垛层错（Stacking Fault）：原子层的堆叠顺序乱了。SiC 有上百种同素异构体（多型体），层错就是不同多型体之间的「混搭」。
• 孪晶界（Twin Boundary）：晶体沿某个面镜像对称。我见过 4H-SiC 里因为温度波动太大，长着长着突然「翻了个面」。

面缺陷的危害是全局性的。它像一堵墙，阻碍载流子移动，还会成为杂质聚集的「温床」。

2.4 体缺陷：三维的「大麻烦」

体缺陷是三维缺陷，尺寸从微米到毫米级。它们不是原子级别的错位，而是宏观的「异物」或「空洞」。

• 空洞（Void）：晶体内部的空腔。SiC 物理气相传输（PVT）生长时，如果原料粉末压实不均匀，就容易形成空洞。
• 夹杂物（Inclusion）：异相颗粒被包裹在晶体里。比如 SiC 长晶时，石墨坩埚的碳颗粒掉进去，就成了碳夹杂。
• 微管（Micropipe）：SiC 特有的体缺陷，实际上是中空的位错管道。早期 SiC 衬底的微管密度高达 100 cm⁻²，现在好的产品能控制在 0.1 cm⁻² 以下。

2.5 各类缺陷的关联与转化

你可能会问：这四类缺陷是独立的吗？当然不是。它们之间会相互转化：

• 点缺陷聚集 → 形成位错环（线缺陷）
• 位错滑移 → 形成层错（面缺陷）
• 层错堆积 → 形成微管（体缺陷）

我记得有个项目，SiC 外延层表面总是出现「三角形缺陷」。追根溯源，发现是衬底里的位错在外延时「繁殖」了，最终在表面形成了面缺陷。所以，控制缺陷要从源头抓起——衬底质量决定了外延质量的上限。

---