2、栅极驱动电路拓扑：推挽驱动、隔离驱动（光耦/磁耦/容耦）、有源米勒钳位电路

2.1 推挽驱动：最基础的“大力士”

推挽驱动，说白了就是两个晶体管——一个NPN，一个PNP，或者两个MOSFET——搭成一个“推”和“挽”的组合。上管负责把栅极电压往上推，下管负责把电荷往下拉。

我个人习惯在SiC驱动里用分立器件搭推挽，而不是用集成的驱动芯片。为什么？因为SiC的栅极电荷Qg虽然比Si IGBT小，但开关速度太快，对峰值电流的要求反而更高。集成芯片内部的那点驱动管，很多时候喂不饱SiC。

举个例子，Cree的C3M0065090J，Qg大概30nC，如果你要在50ns内完成开关，平均电流就是0.6A。但实际栅极驱动是峰值电流，往往需要2-3A甚至更高。这时候推挽电路就派上用场了。

我在项目中遇到过一个问题：用推挽驱动SiC MOSFET，关断时栅极电压波形出现了一个“台阶”。后来查出来，是推挽下管的驱动能力不够，米勒平台期间电荷抽不走。解决办法很简单——换了一个更大电流的PNP管。

2.2 隔离驱动：安全第一

SiC MOSFET通常用在高压系统里，比如800V的母线，甚至1200V。这时候控制侧和功率侧必须隔离。隔离驱动主要有三种：光耦、磁耦、容耦。

2.2.1 光耦隔离

光耦是老前辈了。它的原理很简单：发光二极管把电信号转成光，光敏三极管再把光转回电信号。优点是技术成熟，成本低。缺点也很明显——传输延迟大，CMTI（共模瞬态抗扰度）差。

我曾经在SiC驱动里用过光耦，结果发现一个问题：SiC的dv/dt可以做到50V/ns以上，光耦内部的寄生电容会把共模干扰耦合到输出侧，导致误触发。嗯，这里要注意，光耦的CMTI指标一定要看数据手册里的最小值，而不是典型值。

参数	光耦	磁耦	容耦
传输延迟	100-500ns	30-100ns	10-50ns
CMTI	10-50 kV/μs	50-100 kV/μs	100-200 kV/μs
寿命	受LED老化影响	长	长
成本	低	中	中高

2.2.2 磁耦隔离

磁耦用的是变压器原理。脉冲信号通过一个微型变压器耦合过去。优点是延迟比光耦小，CMTI也更好。但磁耦有个天生的毛病——不能传输直流电平。所以磁耦驱动芯片内部通常需要做“刷新”电路，防止长时间没有开关信号时输出状态丢失。

你想想看，如果SiC MOSFET需要长时间导通，比如几百微秒，磁耦的刷新电路如果设计不好，输出可能会慢慢漂移。我建议用磁耦时，一定要看数据手册里的“最小脉冲宽度”和“刷新频率”。

2.2.3 容耦隔离

容耦是这几年比较火的技术。它用二氧化硅做介质，通过电容耦合传输信号。容耦的延迟最小，CMTI最高，非常适合SiC这种高速开关器件。

我个人比较喜欢TI的ISO77xx系列和Silicon Labs的Si86xx系列。但容耦也有个坑——它的共模瞬态抗扰度虽然高，但对输入信号的边沿速率有要求。如果输入信号太慢，容耦内部的边沿检测电路可能误判。

2.3 有源米勒钳位电路

米勒效应，做电力电子的都懂。SiC MOSFET的Crss（反向传输电容）虽然比Si器件小，但它的开关速度太快，米勒平台期间的dv/dt可以轻松超过30V/ns。这时候，如果驱动回路寄生电感大一点，栅极电压就会被米勒电流抬升，导致误导通。

有源米勒钳位，说白了就是在关断期间，用一个开关管把栅极和源极短路，把米勒电流直接旁路掉。

我见过很多工程师用分立器件搭米勒钳位：一个NPN三极管，基极接驱动输出，集电极接栅极，发射极接源极。关断时，驱动输出低电平，三极管导通，把栅极拉到源极。

但这里有个坑——三极管的饱和压降。如果三极管饱和压降是0.3V，而SiC的阈值电压Vth只有2.5V左右，那0.3V的压降看起来没问题。但问题是，米勒电流很大时，三极管可能退出饱和区，压降会变大。

集成米勒钳位芯片的工作原理是这样的：芯片内部检测栅极电压，当栅极电压低于某个阈值（比如2V）时，内部的钳位MOSFET导通，把栅极和源极短路。这个钳位MOSFET的导通电阻很小，所以米勒电流产生的压降可以忽略不计。

我个人习惯在SiC驱动里，只要成本允许，就选带米勒钳位的驱动芯片。如果必须用分立方案，那钳位管的选型要留足余量，至少按米勒电流的3倍来选。

2.4 本章小结

推挽驱动是基础，隔离驱动是安全保障，米勒钳位是性能提升。这三者组合起来，才能把SiC MOSFET的性能发挥到极致。

嗯，最后说一句：驱动电路的设计，很多时候不是理论算出来的，而是调试调出来的。我建议你在做PCB布局时，把驱动回路尽量缩短，走线宽度加粗，寄生电感控制在10nH以内。这样，推挽、隔离、米勒钳位才能各司其职。