1. 热应力基础：CTE概念、产生机理与应力应变关系
各位工程师朋友，咱们今天聊点实在的。做封装基板，热应力是绕不开的坎儿。我刚开始接触这行时，总觉得不就是温度变化嘛，能有多大影响？直到亲眼看到一块基板在回流焊后直接翘曲得像薯片……嗯，从那以后，我对热应力就再也不敢马虎了。
1.1 热膨胀系数（CTE）—— 材料的热脾气
热膨胀系数，英文叫 Coefficient of Thermal Expansion，简称 CTE。说白了，就是材料受热后膨胀的“脾气”。
CTE 的定义很简单：
- 单位温度变化下，材料长度的相对变化率
- 单位：ppm/°C（即 10⁻⁶ /°C）
- 公式：α = (ΔL / L₀) / ΔT
举个例子。硅芯片的 CTE 大约 2.6 ppm/°C，而 FR-4 基板在面内方向约 12-16 ppm/°C，厚度方向甚至能到 50-70 ppm/°C。你想想看，这俩东西粘在一起，温度一变，谁受得了？
核心记忆点：CTE 不匹配是热应力的根源。封装设计中，我们追求的是“CTE 匹配”，而不是“零膨胀”。
我在项目中遇到过一件事：某款 BGA 封装在温度循环测试中频繁失效。查来查去，发现是基板供应商换了材料，面内 CTE 从 14 ppm/°C 降到了 10 ppm/°C，反而跟芯片的 2.6 ppm/°C 差距更大了。嗯，有时候“优化”不一定就是好事。
1.2 热应力产生机理 —— 谁在“拉”谁？
热应力怎么来的？其实就一句话：不同材料膨胀不一样，但又被强行粘在一起。
想象一下这个场景：
- 你把硅芯片（低 CTE）和基板（高 CTE）通过焊料连接起来
- 温度升高时，基板想多膨胀，芯片想少膨胀
- 但焊点把它们绑死了，谁也跑不掉
- 于是，基板被芯片“拉住”，芯片被基板“扯开”
- 应力就这样产生了
为什么会这样？因为结构约束。自由膨胀不会产生应力，但封装里到处都是约束——焊点、塑封料、铜走线，每个界面都是潜在的应力集中点。
注意：热应力不仅来自 CTE 不匹配，还来自温度梯度。基板上下表面温差大时，也会产生弯曲应力。我曾经见过一块厚基板，因为升温太快，表面和内部温差达到 40°C，直接导致内层铜箔开裂。
1.3 热应变与热应力的关系 —— 胡克定律的封装版
热应变（ε）和热应力（σ）的关系，核心就是胡克定律：
σ = E × ε其中：
- σ —— 热应力（MPa）
- E —— 弹性模量（GPa）
- ε —— 热应变（无量纲）
但这里有个坑：热应变其实分两部分。
总热应变 = 自由热应变 + 约束产生的机械应变
自由热应变就是 α × ΔT，材料想膨胀多少。但实际封装中，材料被约束住了，实际发生的应变往往小于自由应变。这个差值，就是产生应力的根源。
| 参数 | 符号 | 典型值（封装材料） | 说明 |
|---|---|---|---|
| CTE（硅） | α_Si | 2.6 ppm/°C | 很低，接近零膨胀 |
| CTE（基板面内） | α_sub | 12-16 ppm/°C | 取决于增强材料 |
| 弹性模量（焊料） | E_solder | 30-50 GPa | 随温度变化大 |
| 温度变化 | ΔT | -55°C ~ 125°C | 典型温度循环范围 |
我建议你记住一个经验公式：
热应力 ≈ E × (α₁ - α₂) × ΔT这个公式虽然简化了，但能快速估算风险。比如硅和 FR-4 在 100°C 温差下：
σ ≈ 20 GPa × (14 - 2.6) × 10⁻⁶ × 100
≈ 22.8 MPa22.8 MPa 对焊料来说已经不小了。无铅焊料的抗拉强度也就 30-50 MPa，安全余量很有限。
个人经验：做热应力仿真时，别只盯着最大值。我曾经犯过一个错——看到应力峰值在安全范围内就放心了，结果忽略了应力集中区域的疲劳寿命。后来发现，那个位置的焊点在 500 次循环后就开裂了。所以，峰值应力 + 疲劳寿命要一起看。
1.4 知识体系总览
下面这张图，是我自己总结的热应力基础框架。你把它理解了，后面几章的内容就顺了。
这张图从左到右，逻辑很清晰：CTE 是材料的“本性”，CTE 不匹配加上结构约束就产生了热应力，热应力通过胡克定律转化为机械应变，最终表现为翘曲、开裂、分层这些实际失效模式。而我们的对策，就是在这条链上做文章。
好了，这一章的内容就到这里。热应力基础是封装可靠性的根基，后面我们会深入具体的材料选择和结构设计。记住一句话：懂热应力，才算入了封装的门。
公众号：蓝海资料掘金营，微信 deep3321