一、阻抗控制基础：什么是特性阻抗？为什么PCB需要控制阻抗？信号完整性的基本概念

大家好，我是老张。做PCB设计这么多年，我见过太多工程师一上来就铺铜、走线，结果板子打样回来，高速信号眼图乱成一锅粥。说白了，很多问题的根源，就是没搞懂阻抗控制。

今天咱们就聊聊这个最基础、也最要命的话题。嗯，别嫌基础，我敢说，能把特性阻抗讲明白的人，高速设计一定不会差。

1.1 什么是特性阻抗？

先问个问题：一根导线，它有电阻吗？当然有。但那是直流电阻，用万用表就能量出来。可信号是高频的，是变化的。这时候，导线表现出来的“电阻”，就不是那么简单了。

特性阻抗，说白了就是：信号在传输线上传播时，感受到的瞬时阻抗。

你想想看，信号每往前走一步，都要给前面的分布电容充电，还要克服分布电感。这个“充电”和“克服”的阻力，综合起来就是特性阻抗。单位是欧姆（Ω），但跟直流电阻完全是两码事。

我记得刚入行时，有个老工程师跟我说：“小张，你记住，50欧姆不是量出来的，是算出来、做出来的。” 当时不太理解，后来做多了才明白——你画一根线，它的阻抗就已经被你的层叠和线宽决定了。

1.2 为什么PCB需要控制阻抗？

好，知道了特性阻抗是什么。那为什么要控制它？

我直接说结论：为了信号完整，为了不反射，为了不丢数据。

你想想看，信号从芯片出来，经过PCB走线，到接收端。如果走线的特性阻抗跟芯片的输出阻抗不匹配，或者跟接收端的输入阻抗不匹配，会发生什么？

反射。

信号走到阻抗突变的地方，一部分能量会反弹回来。反射回来的信号叠加在原信号上，波形就变形了。轻则信号抖动，重则逻辑误判，板子直接罢工。

所以，控制阻抗的目的就是：

• 匹配源端和负载：让信号能量最大程度地传输过去，而不是反射回来。
• 保证信号质量：减少过冲、下冲、振铃，让眼图又大又清晰。
• 降低EMI：反射信号会向外辐射，控制好阻抗也能顺便把EMI压下去。

1.3 信号完整性的基本概念

说到阻抗控制，就绕不开信号完整性（SI）。其实，信号完整性没那么玄乎。我个人的理解是：信号从发送端到接收端，还能保持它该有的样子。

一个完整的信号完整性分析，通常包括这几个方面：

1. 反射：刚才说的阻抗不匹配导致的。这是最基础、最常见的SI问题。
2. 串扰：相邻走线之间的电磁耦合。你走你的，我走我的，但靠太近了就会互相干扰。
3. 电源完整性（PI）：电源轨上的噪声。信号再干净，电源是脏的，也白搭。
4. 时序：信号到达的时间对不对。尤其是DDR这类同步总线，时序错了，数据就错了。
5. EMI/EMC：信号辐射出去会不会超标。这跟阻抗、回流路径、屏蔽都有关系。

你看，阻抗控制是信号完整性的基石。阻抗没控好，后面串扰、时序、EMI全都会出问题。

1.4 知识体系框架

为了让你更直观地理解本章内容，我画了一张图。这张图把特性阻抗、阻抗控制、信号完整性之间的关系串起来了。

这张图你看懂了吗？左边是影响特性阻抗的物理参数，右边是控制阻抗要达到的目的。而这一切，最终都指向信号完整性这个终极目标。

1.5 常见阻抗值及应用场景

实际项目中，我们常用的目标阻抗值就那么几个。我整理了一个表格，方便你查阅：

阻抗值	常见应用	说明
50 Ω	射频、高速数字信号（单端）	业界最通用的标准，兼顾损耗和功率容量
75 Ω	视频信号、有线电视	衰减最小，适合长距离传输
90 Ω (差分)	USB 2.0/3.0、HDMI、LVDS	差分对常用，抗共模干扰能力强
100 Ω (差分)	以太网、DDR 差分时钟	另一个常见的差分阻抗标准
28-40 Ω	DDR 数据线（单端）	取决于芯片工艺和驱动能力，通常较低

1.6 小结

好了，这一章的内容就这些。总结一下：

• 特性阻抗是信号在传输线上感受到的瞬时阻抗，由线宽、介质厚度、介电常数决定。
• 控制阻抗是为了减少反射，保证信号完整，降低EMI。
• 信号完整性是一个系统工程，阻抗控制是它的第一道防线。

下一章，我会带你深入层叠设计，看看怎么从源头把阻抗算准、做稳。嗯，到时候我会分享一个我踩过的坑——关于PP片选型的，保证让你少走弯路。

---

公众号：蓝海资料掘金营，微信 deep3321