3、线缺陷分析：位错类型与薄膜应力效应

各位搞薄膜的同行，今天咱们聊聊线缺陷。说白了，就是位错。

我记得刚入行那会儿，带我的老师傅跟我说过一句话：「薄膜里的位错，就像人身上的暗伤。平时看不出，一受力全暴露了。」干了这么多年，我越来越觉得这话在理。

位错这东西，在块体材料里大家研究得透透的。但到了薄膜里，情况就完全不一样了。薄膜的厚度就那么几百纳米甚至更薄，位错的行为会受到自由表面、界面、应力场的强烈约束。你想想看，一个位错在块体里可以自由滑移几毫米，在薄膜里可能走几百纳米就到头了。

3.1 位错的基本类型：刃型、螺型、混合型

先过一遍基础。位错分三种，这个大家应该都清楚。

刃型位错：说白了就是晶体里多插了半层原子。我习惯把它想象成一把刀插进蛋糕里，刀面就是滑移面，刀刃线就是位错线。伯氏矢量垂直于位错线。

螺型位错：这个更形象一点，晶体沿着某个面被剪开，然后上下错动了一个原子间距。位错线平行于伯氏矢量。嗯，这里要注意，螺型位错没有固定的滑移面，它可以交滑移，这是它和刃型位错最大的区别。

混合型位错：顾名思义，两者兼有。伯氏矢量和位错线既不平行也不垂直，有个夹角。

我在项目中遇到过一件事。有一次做GaN薄膜的MOCVD生长，发现表面总有一些螺旋状的台阶。一开始以为是生长参数不对，后来用TEM一看，是螺型位错露头导致的。这种位错在薄膜表面会形成台阶，直接影响后续外延层的质量。

3.2 位错在薄膜中的运动与增殖

薄膜里的位错运动，和块体材料有很大不同。

滑移：位错沿着滑移面移动。在薄膜中，由于厚度限制，位错滑移的距离非常有限。我见过最极端的情况，一个位错在50nm厚的薄膜里，滑移距离不到100nm就碰到界面了。

攀移：这是位错离开滑移面的运动，需要原子扩散参与。在高温下，攀移是薄膜中位错释放应力的重要机制。我曾经做过一组对比实验：同样应变的SiGe薄膜，低温下位错以滑移为主，高温下攀移占主导。

增殖：位错怎么变多的？主要有两种机制：

• Frank-Read源：一段位错两端被钉扎，在应力作用下弯曲、扩展，最终形成一个位错环。这个在薄膜里很常见，尤其是界面处有钉扎点时。
• 多重滑移：多个滑移系同时开动，位错相互交割，产生新的位错段。

我建议大家在分析薄膜位错增殖时，一定要结合TEM观察。光靠理论推演，有时候会漏掉一些关键细节。比如有一次，我们以为薄膜里的位错密度增加是Frank-Read源导致的，结果TEM一看，其实是界面处应力集中引发的位错发射。

3.3 位错对薄膜应力的释放与集中效应

这是本章的重头戏。位错和应力，说白了就是一对冤家。

应力释放：位错运动可以释放薄膜中的内应力。比如，一个刃型位错滑移过薄膜，可以释放掉一部分晶格失配应力。我做过一个计算：在SiGe/Si体系中，每平方厘米产生10^8个位错，可以释放约0.1%的应变。

但这里有个问题——应力释放不是均匀的。位错周围的应力场是长程的，一个位错可以影响周围几百纳米的区域。所以，位错密度越高，应力释放越充分，但同时也意味着晶体质量越差。

应力集中：位错堆积会导致严重的应力集中。尤其是在薄膜的界面处，位错被阻挡后形成位错墙，应力可以集中到理论强度的水平。我见过一个案例：GaN薄膜中位错堆积导致局部应力超过10GPa，直接引发了微裂纹。

为什么会这样？因为位错之间会相互排斥。当多个位错在同一个滑移面上运动时，前面的位错被界面阻挡，后面的位错推着前面的，结果就是一堆位错挤在一起，应力急剧升高。

位错密度 (cm⁻²)	应力释放效果	应力集中风险	典型应用场景
<10⁶	几乎无释放	低	高质量外延薄膜
10⁶ ~ 10⁸	部分释放	中等	LED、激光器
10⁸ ~ 10¹⁰	显著释放	高	应力缓冲层
>10¹⁰	过度释放	极高	多晶薄膜、非晶化

我个人习惯把位错密度控制在10⁶~10⁸ cm⁻²这个区间。低于这个范围，应力释放不够，薄膜容易开裂；高于这个范围，位错太多，器件性能会严重退化。

3.4 知识体系总览

下面这张图是我自己整理的，把本章的核心逻辑串起来了。大家看的时候，重点关注位错类型→运动机制→应力效应这条主线。

这张图把位错类型、运动机制、应力效应串在了一起。大家可以看到，薄膜中的位错行为不是孤立的，而是相互关联的。比如，刃型位错主要通过滑移释放应力，但如果遇到界面阻挡，就会堆积形成应力集中。

我个人习惯在做薄膜工艺开发时，先根据目标应力状态反推需要的位错密度和分布。比如做应力缓冲层，我会故意引入一定密度的位错来释放失配应力；但做有源区，我会尽量压低位错密度。

好了，这一章的内容就到这里。位错这东西，说复杂也复杂，说简单也简单。关键是要理解它在薄膜这个受限体系里的特殊行为。下次遇到薄膜开裂或者应力异常的问题，不妨先从位错的角度去分析一下。