一、镀膜工艺概述

大家好，我是你们这节课的讲师。在半导体行业摸爬滚打了十几年，我经手过的晶圆少说也有几万片。今天咱们聊的镀膜工艺，说白了就是在芯片上「盖房子」——用各种材料一层层搭起来，最终形成能工作的电路。

镀膜这件事，我个人的理解是：它决定了芯片的「骨架」和「血管」长什么样。没有好的薄膜，再牛的设计也白搭。

1.1 半导体镀膜在芯片制造中的角色

芯片制造本质上是个「加法」和「减法」交替进行的过程。光刻是画图纸，刻蚀是雕花，而镀膜就是往上堆材料。你想想看，一个芯片里动辄几十层薄膜，每一层都有它的使命：

• 导电层：负责传输电流，比如铜、铝、钨
• 绝缘层：负责隔离不同导电层，比如二氧化硅、氮化硅
• 牺牲层：临时用来保护或支撑，后面会被去掉

我记得刚入行那会儿，带我的老师傅说过一句话：「镀膜镀不好，后面全白搞。」这话糙理不糙。薄膜的质量直接决定了芯片的良率、性能和可靠性。

1.2 薄膜分类：导体/绝缘体/半导体

薄膜按电学性质分三类，这个分类方法我用了十几年，非常实用：

类别	常见材料	典型用途	关键要求
导体薄膜	Al、Cu、W、TiN	互连线、电极、阻挡层	低电阻率、抗电迁移
绝缘体薄膜	SiO₂、Si₃N₄、Al₂O₃	栅氧化层、层间介质、钝化层	高击穿电压、低漏电流
半导体薄膜	多晶硅、非晶硅	栅极、电阻、MEMS结构	可控掺杂、晶粒尺寸

这里有个坑，我踩过。导体薄膜里，铜的电阻率最低，但它容易扩散到硅里，所以必须在铜和硅之间加一层阻挡层（比如TiN或TaN）。我曾经有一批产品因为阻挡层太薄，铜扩散进去导致漏电，整批报废。嗯，从那以后我对阻挡层的厚度要求就特别苛刻。

1.3 关键工艺指标

评价镀膜好不好，我主要看三个指标。这三个指标就像人的身高、体重、血压，缺一不可。

1. 均匀性

均匀性分两种：片内均匀性和片间均匀性。说白了就是「同一片晶圆上不同位置膜厚是否一致」以及「不同批次之间是否一致」。

我个人习惯用5点或9点测量法，取平均值和标准差。公式很简单：

均匀性(%) = (最大值 - 最小值) / (2 × 平均值) × 100%

一般要求片内均匀性 < 5%，先进工艺甚至要求 < 1%。我见过最夸张的一次，某台老设备均匀性做到15%，结果芯片边缘的晶体管和中心的性能差了整整一倍。

2. 台阶覆盖

芯片表面不是平的，有沟槽、有孔洞。台阶覆盖能力就是看薄膜能不能「爬」上这些台阶，把沟槽填满。

为什么会这么重要？你想想看，如果沟槽底部没填满，留下一个空洞，那电流经过时就会在这里形成「瓶颈」，轻则电阻变大，重则断路。

台阶覆盖能力通常用「底部厚度 / 顶部厚度」的比值来表示。PVD（物理气相沉积）的台阶覆盖一般较差，大概0.3~0.5；CVD（化学气相沉积）可以做到0.8以上；ALD（原子层沉积）理论上可以做到1.0。

我曾经在深宽比10:1的沟槽里做铜种子层，PVD死活做不好，后来换成CVD才搞定。所以选工艺的时候，一定要先看看你的结构长什么样。

3. 应力

薄膜沉积后，因为热膨胀系数不同或者晶格失配，会产生内应力。应力分两种：

• 张应力：薄膜想收缩，会把晶圆拉弯（向上凸）
• 压应力：薄膜想膨胀，会把晶圆压弯（向下凹）

应力太大会怎样？轻则晶圆翘曲，光刻对不准；重则薄膜开裂或脱落。我记得有一次做氮化硅钝化层，应力太大，直接把下面的铝线给拉断了。从那以后，我每次镀完膜都会用曲率法测一下应力。

知识体系总览

下面这张图是我自己画的，把镀膜工艺的核心逻辑串起来了。你看一遍就能明白：

这张图你看懂了吗？从上到下，先搞清楚镀膜是干什么的，再知道膜分哪几类，最后抓住三个关键指标。后面的课程，咱们就围绕这三个指标展开，讲怎么调参数、怎么优化。

好了，这一章就到这里。记住一句话：均匀性是基础，台阶覆盖是难点，应力是隐患。三者平衡好了，你的镀膜工艺就成功了一大半。

---