第4章 静电放电（ESD）防护：ESD模型、系统级设计要点与PCB布局影响
大家好，我是你们的EMC讲师。今天咱们聊聊ESD防护——这玩意儿，说简单也简单，说复杂能让你抓狂。我见过太多产品，功能跑得飞起，结果一打静电就死机。嗯，咱们今天就把这事彻底讲透。
4.1 ESD的三种“脾气”：HBM、CDM、系统级
ESD不是一种单一的放电现象。你想想看，静电来源不同，放电路径不同，对电路的伤害方式也完全不同。我个人习惯把ESD模型分成三类来理解：
| 模型 | 全称 | 典型场景 | 放电时间 | 峰值电流 |
|---|---|---|---|---|
| HBM | 人体放电模型 | 人摸芯片引脚 | ~150ns | ~1.33A (2kV) |
| CDM | 充电器件模型 | 芯片在自动化产线上摩擦带电 | ~1ns | ~10A+ (500V) |
| 系统级 | IEC 61000-4-2 | 整机外壳、接口被接触放电 | ~1ns (上升沿) | ~30A (8kV) |
HBM 是最经典的模型。人体带电后去摸芯片引脚，电流通过内部走线流到地。我记得刚入行时，有个同事设计的芯片HBM只能扛500V，结果客户一摸就坏。后来发现是IO保护管没做好。
CDM 这玩意儿更阴险。芯片本身带电，然后某个引脚突然接地，电荷瞬间从芯片内部“喷”出来。为什么说它阴险？因为放电时间只有1纳秒左右，峰值电流却大得吓人。我曾在项目中遇到过，一颗芯片HBM能过4kV，CDM却连250V都扛不住——内部栅氧化层直接被击穿。
系统级ESD 才是咱们整机设计的重点。IEC 61000-4-2标准规定，接触放电8kV、空气放电15kV是常见等级。注意，系统级ESD的能量比HBM大得多——8kV系统级放电，峰值电流能到30A！
核心认知： 芯片级ESD（HBM/CDM）保护的是芯片本身，系统级ESD保护的是整机功能。两者不能混为一谈。你芯片HBM过了8kV，不代表整机能过4kV系统级放电——因为放电路径完全不同。
4.2 系统级ESD设计：三个“泄放”原则
系统级ESD设计，说白了就是给静电找一条“不伤人的路”。我个人总结了三句话：
- 优先泄放到地——静电必须走最短路径到大地
- 避免流经敏感电路——复位、时钟、数据线要绕开
- 多点泄放，逐级衰减——外壳→PCB→芯片，每级都泄放一部分
4.2.1 外壳与结构设计
金属外壳是最好的ESD防护。但要注意：
- 外壳接地点要可靠，接地阻抗要低。我见过一个产品，外壳用螺丝拧在塑料支架上，根本没接地——那ESD打上去，整个板子都是干扰。
- 缝隙要控制。ESD可以从缝隙“钻”进去。缝隙宽度超过0.5mm，8kV空气放电就能穿透。
- 塑料外壳怎么办？内部喷涂导电漆，或者贴导电泡棉，把静电引导到接地点。
4.2.2 接口防护电路
接口是ESD的重灾区。USB、HDMI、RJ45，这些口子天天被人摸。我的设计习惯是：
// 典型ESD防护电路结构（以USB 2.0为例）
// 信号线 → 串联电阻（10-22Ω）→ TVS管 → 共模扼流圈 → 芯片
// 注意：TVS管要靠近接口放置，走线要短这里有个关键点：TVS管的选型。不是随便找个TVS就能用。你要看：
- 钳位电压：要低于芯片IO的耐压值
- 响应时间：要小于1ns（系统级ESD上升沿只有1ns）
- 结电容：高速信号（USB 3.0、HDMI）要求结电容小于1pF
我的经验： 对于低速信号（I2C、GPIO），可以用压敏电阻替代TVS，成本更低。但高速信号千万别用压敏——结电容太大，信号会变形。
4.2.3 电源与地的处理
ESD最终都要流到地。所以：
- GND平面要完整，不要被分割。我见过一个板子，数字地和模拟地之间用0Ω电阻隔开，结果ESD打上去，两个地之间产生巨大压差，把ADC烧了。
- 电源入口加TVS或MLCC。MLCC虽然不能钳位，但能吸收一部分能量。我习惯在电源入口放一个100nF的MLCC，再加一个TVS。
- 注意回流路径。ESD电流从接口进来，经过TVS到地，然后回到电源——这个回路面积要尽量小。
4.3 PCB布局对ESD的影响：细节决定成败
同样的电路，不同的布局，ESD性能可能差10倍。这不是夸张，我亲自验证过。
4.3.1 关键走线原则
- TVS到接口的走线要短——最好小于5mm。走线越长，寄生电感越大，钳位效果越差。
- TVS到地的过孔要近——直接在TVS地焊盘旁边打孔，不要绕路。
- 敏感信号远离板边——复位、时钟、中断信号，尽量走内层，或者用地线包围。
避坑指南： 我曾经设计过一款产品，TVS放在接口旁边，但TVS的地焊盘通过一根细长的走线连接到主地。结果ESD测试时，这根走线瞬间熔断——电流太大了。后来改成直接在焊盘旁边打4个过孔到地平面，问题解决。
4.3.2 层叠结构的影响
4层板比2层板ESD性能好很多，这是共识。但层叠怎么安排？
| 层数 | 推荐层叠 | ESD优势 |
|---|---|---|
| 2层 | 顶层信号+底层GND | 底层尽量铺地，减少回路面积 |
| 4层 | 信号-GND-PWR-信号 | GND平面完整，ESD电流有低阻抗路径 |
| 6层 | 信号-GND-信号-PWR-GND-信号 | 双地平面，ESD防护最佳 |
我个人强烈建议：ESD敏感产品至少用4层板。2层板不是不行，但你要花更多心思在布局和铺地上。
4.3.3 地孔与缝合
地孔不是随便打的。我总结了一个“3-3-3”原则：
- 每个TVS管旁边至少3个地孔
- 接口连接器周围每隔3mm打一个地孔
- 板边地线每隔3mm打一个缝合孔
为什么要这么多孔？因为ESD是高频电流，地孔有寄生电感。孔越多，并联后总电感越小，ESD电流泄放越顺畅。
4.4 知识体系总览
下面这张图，是我自己整理的ESD防护知识框架。你把它记在脑子里，设计时就不会漏项。
4.5 实战中的几个“坑”
最后，分享几个我踩过的坑，希望能帮你省点时间：
- 坑1：TVS管离接口太远。 我曾经把TVS放在接口后面5cm处，结果ESD打上去，TVS还没反应过来，芯片先挂了。后来改成紧贴接口放置，问题解决。
- 坑2：地平面被分割。 有个项目，为了隔离数字地和模拟地，把地平面切了一条缝。结果ESD测试时，缝两边产生巨大压差，把隔离芯片打坏了。后来用0Ω电阻或磁珠跨接，但注意——ESD电流走的是最低阻抗路径，不是磁珠能挡住的。
- 坑3：忽略空气放电。 接触放电过了，空气放电却过不了。为什么？因为空气放电的电压更高（15kV），而且会从缝隙、孔洞进入机箱。后来我在所有缝隙处加了导电泡棉，才搞定。
一句话总结： ESD防护没有捷径。模型要懂，设计要细，布局要狠。你每偷懒一步，测试时就多一分风险。
好了，这一章就到这里。记住，ESD不是玄学，是科学。把原理吃透，把细节做好，你的产品就能扛得住“电击”。
公众号:蓝海资料掘金营，微信deep3321