4. 电网侧变流器并网：锁相环(PLL)同步、电网电压幅值与相位检测、并网开关合闸时序
各位同学，咱们今天聊点硬核的——电网侧变流器怎么并网。
说白了，双馈风机的转子侧变流器搞定励磁，电网侧变流器就得负责跟电网“对上眼”。这个“对上眼”的过程，就是锁相环同步、电压幅值相位检测，最后咔嚓一下合上并网开关。
我当年在现场调试第一台双馈风机时，就吃过锁相环的亏。电网稍微有点谐波，PLL就开始抖，并网瞬间电流直接冲顶保护。嗯，从那以后，我对PLL的每个参数都格外敏感。
4.1 锁相环(PLL)同步——电网的“心跳监测仪”
锁相环，英文叫Phase-Locked Loop，简称PLL。它的任务只有一个：实时跟踪电网电压的相位和频率。
你想想看，电网电压是50Hz的正弦波，但实际电网频率会在49.5Hz到50.5Hz之间波动。变流器要并网，必须让自己的输出电压和电网电压同频同相。否则，相位差一大，并网瞬间就是短路事故。
我习惯用基于同步旋转坐标系(dq坐标系)的PLL结构。为什么？因为dq变换后，电网电压的q轴分量直接反映了相位误差，控制起来非常直观。
4.1.1 经典三相锁相环结构
咱们直接上代码，这是我项目中常用的PLL实现：
// 三相PLL核心算法（C语言伪代码）
// 输入：三相电网电压 ua, ub, uc
// 输出：电网角度 theta, 电网频率 freq
void pll_calc(float ua, float ub, float uc) {
// 1. Clark变换：abc -> alpha-beta
float u_alpha = ua;
float u_beta = (ua + 2.0f * ub) / 1.732f; // 简化系数
// 2. Park变换：alpha-beta -> dq（使用当前估计角度theta）
float ud = u_alpha * cos(theta) + u_beta * sin(theta);
float uq = -u_alpha * sin(theta) + u_beta * cos(theta);
// 3. 相位误差提取：uq就是误差信号
// 当PLL锁定时，uq = 0，ud = 电网电压幅值
float err = uq;
// 4. PI调节器：输出频率修正量
float freq_corr = Kp * err + Ki * integral_err;
// 5. 更新频率和角度
freq = 50.0f * 2.0f * PI + freq_corr; // 基频50Hz
theta += freq * dt;
// 限幅处理
if (theta > 2.0f * PI) theta -= 2.0f * PI;
}
这段代码看着简单，但坑不少。我曾经在弱电网环境下，PLL的PI参数没调好，导致频率振荡，变流器反复报“PLL失锁”故障。后来我把Ki调小了一半，问题就解决了。
核心要点：
- PLL的带宽要适中：太宽容易受谐波干扰，太窄跟不上电网频率变化
- 我一般把PLL带宽设在20-30Hz，既能快速跟踪，又能滤除高次谐波
- 电网电压不平衡时，负序分量会在dq轴产生2倍频波动，需要加陷波器
4.2 电网电压幅值与相位检测——并网前的“体检”
PLL给出了相位和频率，但并网前还得知道电网电压到底多高。幅值检测不准，并网瞬间的无功冲击会让你怀疑人生。
我个人习惯用两种方法互相校验：
- 直接计算法：从dq变换后的ud直接读取幅值（ud = 电网电压幅值）
- 均方根法：对三相电压采样值做滑动窗口RMS计算
为什么用两种？因为直接计算法响应快，但受谐波影响大；均方根法准确，但有延迟。并网前我用均方根法做最终确认，并网过程中用直接计算法做实时监控。
4.2.1 幅值检测的坑
我记得有一次在风场调试，电网电压波形畸变严重，5次谐波含量高达8%。直接用ud作为幅值，结果并网后无功功率波动了20%。后来我在ud后面加了一个50Hz的带通滤波器，才把问题压下去。
避坑指南：
我曾经在弱电网（短路比SCR < 3）条件下，发现PLL输出的ud波动很大。后来排查发现，是电网背景谐波和变流器自身产生的谐波相互叠加，导致PLL的dq变换结果失真。解决方案是在PLL的输入端加一个前置低通滤波器，截止频率设在100Hz左右。
4.3 并网开关合闸时序——别急着“咔嚓”
相位检测准了，幅值也对上了，接下来就是合闸。但合闸不是简单地把开关一按，而是有一套严格的时序逻辑。
我画了一张流程图，把整个并网过程串起来：
这张图是我根据实际项目经验总结的。注意看，步骤2和步骤3之间有个判断环节——幅值不合格就返回重检。我曾经见过一个项目，幅值检测阈值设得太严，电网电压稍微波动就反复重检，导致并网时间拖了十几秒。后来我把阈值放宽到±10%，问题就解决了。
4.3.1 合闸时序的关键参数
| 参数 | 推荐值 | 说明 |
|---|---|---|
| PLL锁定时间 | 100-200ms | 从PLL启动到相位误差<1° |
| 幅值检测窗口 | 3-5个电网周期 | 60-100ms，滑动RMS计算 |
| 幅值合格阈值 | 额定电压的±10% | 过严会导致反复重检 |
| 预充电时间 | 50-100ms | 通过限流电阻给直流母线预充 |
| 合闸延迟 | 10-20ms | 预充电完成后，等待母线电压稳定 |
这个表格里的参数，是我在多个项目中反复调试后总结出来的。不同厂家的变流器可能略有差异，但大差不差。
个人经验：
我建议在合闸前做一个“软同步”校验——让变流器输出电压先跟踪电网电压，等两者幅值差小于5%、相位差小于5°时再合闸。这样并网冲击电流可以控制在额定电流的10%以内。我在一个海上风电项目中用了这个方法，并网瞬间的电流波形几乎看不到冲击。
4.4 并网后的状态切换
合闸成功后，变流器从“待机状态”切换到“并网运行状态”。这时候要注意：
- 立即切换控制模式：从电压源模式切换到电流源模式
- 启动无功功率闭环：根据电网调度指令输出无功
- 监控并网电流：如果电流谐波超标，需要调整PLL参数或加装滤波器
我记得有一次，合闸后电流波形一直有毛刺，查了半天发现是PLL的采样频率太低，只有2kHz。电网电压的5次谐波（250Hz）混叠到了低频段，导致PLL输出抖动。后来把采样频率提高到10kHz，问题就消失了。
好了，关于电网侧变流器并网的内容就讲到这里。锁相环是基础，幅值检测是保障，合闸时序是执行。这三步走稳了，并网就是水到渠成的事。