第二章 伺服驱动器硬件架构：主控芯片选型、功率电路拓扑、驱动电路设计、电流采样电路、编码器接口电路
做伺服驱动这么多年，我始终觉得硬件架构是整台驱动器的骨架。骨架没搭好，后面算法写得再漂亮也白搭。今天咱们就把这五个核心模块掰开揉碎了聊一聊。
2.1 主控芯片选型：脑子得够用
主控芯片就是伺服驱动器的大脑。选型时我一般看三个硬指标：算力、外设资源、实时性。
算力方面，电流环的PWM更新频率通常在10kHz~20kHz，位置环和速度环在1kHz~10kHz。你想想看，每个周期内要完成采样、坐标变换、PI调节、SVPWM生成，还得处理编码器数据。我建议主频至少100MHz起步，带硬件浮点运算单元（FPU）的Cortex-M4或M7是主流选择。
外设资源，重点关注这几样：
- 高级定时器：至少2组，用于产生互补PWM带死区插入
- ADC：至少3个通道同步采样，12位以上分辨率，采样率不低于1Msps
- QEI接口：用于编码器信号解码，或者带正交编码器捕获功能
- 通信接口：CAN、RS485、EtherCAT从站控制器（如果做总线型）
实时性这块，中断响应时间要短。我习惯看芯片的中断延迟，最好在12个时钟周期以内。另外，DMA是必须的——ADC采样结果用DMA搬运，CPU只管算，效率高很多。
| 芯片系列 | 主频 | FPU | 典型应用 |
|---|---|---|---|
| STM32F4 | 168MHz | 单精度 | 中低端伺服 |
| STM32H7 | 480MHz | 双精度 | 高端伺服 |
| TMS320F28379D | 200MHz | 双精度 | 工业伺服/机器人 |
| GD32F4 | 200MHz | 单精度 | 国产替代方案 |
2.2 功率电路拓扑：三相全桥是主流
伺服驱动器功率级，说白了就是三相全桥逆变器。六颗功率管组成三个半桥，分别驱动电机的U、V、W三相。
拓扑结构其实不复杂，但选功率管有讲究。我一般看这几个参数：
- 耐压（Vds）：母线电压的1.5~2倍。比如母线310V，选600V的管子比较稳妥
- 电流（Id）：额定电流的2~3倍。电机额定10A，管子至少选30A
- 导通电阻（Rds_on）：越小越好，大了发热严重
- 开关速度：tr和tf时间，影响开关损耗
功率管类型上，小功率（几百瓦以内）用MOSFET，中功率（1kW~5kW）用IGBT，大功率（5kW以上）用IPM模块。IPM模块内部集成了驱动和保护，设计起来省心不少。
2.3 驱动电路设计：隔离和死区是关键
驱动电路负责把主控的PWM信号放大，去驱动功率管的栅极。这里有两个坑必须避开：
第一个坑：隔离。主控是弱电侧（3.3V/5V），功率部分是强电侧（310V直流母线）。不隔离的话，一旦功率管炸了，高压直接窜到主控芯片，整块板子就废了。我习惯用光耦隔离或者磁隔离芯片，比如ISO7240、Si8261这类。
第二个坑：死区时间。同一桥臂的上下管不能同时导通，否则就是直通短路。死区时间一般设0.5μs~3μs，具体看功率管的关断延迟。设太短有直通风险，设太长会影响电流波形质量。
驱动芯片选型上，小功率用IR2104这种半桥驱动，大功率用带隔离的驱动芯片比如ACPL-332J。驱动芯片的峰值电流要够大，一般至少2A以上，才能快速充放栅极电荷。
2.4 电流采样电路：精度决定控制效果
电流采样是伺服驱动里最敏感的环节。采样不准，电流环调得再好也没用。
常用的采样方式有三种：
- 采样电阻法：在功率管源极或母线负端串入毫欧级电阻，成本低，但会有损耗
- 霍尔电流传感器：隔离性好，精度高，但体积大、成本高
- 电流互感器：用于交流侧采样，低频特性差，伺服里用得少
我个人的习惯是，小功率（500W以下）用采样电阻法，中功率以上用霍尔传感器。采样电阻的阻值要选好——太大了发热严重，太小了信号太弱。一般选10mΩ~50mΩ，配合差分放大器放大到ADC的满量程范围。
采样时机也很重要。PWM开关瞬间会有很大的尖峰干扰，必须在开关管导通稳定后再采样。我一般用定时器触发ADC，在PWM周期的中间点采样，避开开关噪声。
2.5 编码器接口电路：位置反馈的命脉
编码器是伺服的眼睛。接口电路设计不好，位置反馈就废了。
常见的编码器类型有：
- 增量式编码器：输出A、B、Z三路信号，需要解码得到位置和速度
- 绝对式编码器：输出数字协议，如SSI、BiSS、EnDat，直接读取绝对位置
- 旋转变压器：输出正余弦信号，需要专用解码芯片
接口电路设计要注意几点：
第一，差分信号接收。编码器信号在长线传输时容易受干扰，我习惯用AM26LS32这类差分接收器，把编码器的差分信号转为单端信号给主控。
第二，滤波。编码器信号边沿会有抖动，加RC低通滤波或者施密特触发器整形。我一般用74HC14做整形，简单可靠。
第三，电平匹配。编码器可能是5V输出，主控是3.3V输入，中间要加电平转换或者分压电路。
对于绝对式编码器，通信协议要特别注意时序。BiSS协议要求主控提供时钟信号，编码器在时钟上升沿输出数据。时钟频率一般设1MHz~10MHz，线缆长了要降低频率，否则信号反射会导致误码。
知识体系总览
下面这张图把本章的核心逻辑串起来了，你可以对照着看：
这五个模块环环相扣。主控芯片选好了，才能跑得动算法；功率拓扑选对了，才能输出足够的电流；驱动电路设计好了，功率管才能可靠工作；电流采样准了，电流环才能收敛；编码器接口稳了，位置反馈才不出错。
嗯，硬件架构这块就聊到这儿。下一节咱们开始讲电流环的软件实现，到时候你会发现在硬件上踩过的坑，在软件里都能找到对应的解法。