3、抗混叠滤波器设计：RC低通滤波器截止频率选择、二阶有源滤波器实战

抗混叠滤波器，这名字听着挺唬人。说白了，就是在ADC采样之前，把那些高频的“假信号”给拦下来。你想想看，如果采样频率是1kHz，一个900Hz的信号进来，ADC会把它认成100Hz。这就是混叠，搞不好整个系统都跟着乱套。

我刚开始做电流采样的时候，就吃过这个亏。一个电机驱动板，采样回来的电流波形怎么看怎么不对劲，低频纹波特别大。查了半天，最后发现是PWM开关噪声混叠进了基带。从那以后，我对抗混叠滤波器再也不敢马虎了。

3.1 一阶RC低通滤波器：最基础的防线

一阶RC滤波器，结构最简单，一个电阻一个电容。截止频率公式大家都会背：

f_c = 1 / (2πRC)

但实际选型的时候，坑不少。我个人的习惯是，先确定截止频率，再反推RC值。

截止频率怎么选？

这里有个经验法则：

• 对于直流或低频信号（比如电池电流监测），截止频率可以设在采样频率的1/10到1/5。比如采样率100Hz，截止频率10-20Hz就够。
• 对于PWM电流采样（比如电机控制），情况复杂些。PWM频率通常是10kHz-20kHz，但开关边沿会产生很高的谐波。我一般会把截止频率设在PWM频率的1/10左右。比如20kHz PWM，截止频率2kHz。
• 注意相位延迟：一阶RC在截止频率处有45°相移。如果你做闭环控制，这个延迟可能会影响稳定性。我遇到过做电流环的同事，滤波器加太狠，系统直接振荡了。

3.2 二阶有源滤波器：性能提升的关键

一阶RC的滚降速度是-20dB/decade。什么意思？频率每升高10倍，衰减20dB。对于强噪声环境，这远远不够。二阶有源滤波器可以做到-40dB/decade，衰减快得多。

我常用的拓扑是Sallen-Key结构。它用运放做缓冲，元件少，性能稳定。电路图我就不画了，直接给设计步骤。

设计一个截止频率1kHz、增益1、品质因数Q=0.707（巴特沃斯响应）的二阶低通滤波器：

1. 选择电容值：C1 = C2 = 0.1μF（常用值）
2. 计算电阻值：
   R1 = R2 = 1 / (2π × f_c × C)
          = 1 / (2π × 1000 × 0.1×10^-6)
          ≈ 1.59kΩ
   取标称值 1.6kΩ

3. 实际截止频率验证：
   f_c_actual = 1 / (2π × 1600 × 0.1×10^-6) ≈ 995Hz
   误差在可接受范围内

3.3 实战对比：一阶 vs 二阶

我拿一个实际案例来说明。一个12V电机驱动板，PWM频率20kHz，采样率100kHz。噪声主要来自开关边沿，频率在100kHz-1MHz之间。

参数	一阶RC (f_c=2kHz)	二阶有源 (f_c=2kHz, Q=0.707)
100kHz处衰减	-34dB	-68dB
1MHz处衰减	-54dB	-108dB
相位延迟@1kHz	~26°	~90°
元件数量	2个	5个+运放
成本	低	中

看到没？二阶滤波器在100kHz处的衰减比一阶多了34dB，相当于噪声幅度降低了50倍。但代价是相位延迟大了不少。如果你的系统对相位不敏感（比如纯数据采集），二阶是更好的选择。

3.4 知识体系：抗混叠滤波器设计核心逻辑

下面这张图是我自己总结的设计流程，帮你理清思路：

这张图的核心逻辑很简单：先定采样率，再定截止频率，最后根据噪声强度和相位要求选阶数。别跳步骤，跳了容易翻车。

3.5 避坑指南

最后分享几个我踩过的坑：

• 电容自谐振：电解电容在高频下会变成电感。我建议滤波电容用陶瓷电容，而且多个小电容并联效果更好。比如用两个0.1μF并联，比用一个0.22μF的高频特性好。
• 布局布线：滤波器的输入输出要远离。我见过有人把滤波器的输入和输出走线并排走，结果高频噪声直接通过寄生电容耦合过去了，滤波器白加了。
• 运放供电：有源滤波器需要双电源或单电源供电。如果是单电源，要注意输入共模范围。我曾经用单电源运放做滤波器，输入信号接近地，结果运放直接饱和了，输出全是直流偏置。

好了，抗混叠滤波器的内容就这些。记住，滤波器不是越强越好，适合你的系统才是最好的。下一节我们聊聊采样时序和触发策略，那个也很有意思。