4、FOC控制板硬件设计全流程：电流采样电路设计（采样电阻与运放）
电流采样，是FOC控制的核心中的核心。你想想看，没有准确的电流反馈，咱们的电流环就是瞎转，力矩控制根本无从谈起。这一节，我就把电流采样电路设计的门道，从采样电阻选型到运放电路搭建，掰开了揉碎了讲清楚。
4.1 采样电阻：毫欧级别的艺术
采样电阻，也叫分流器。说白了，就是利用欧姆定律，把电流信号转换成微小的电压信号。这个电阻的选型，直接决定了你的采样精度和系统损耗。
选型核心参数：
- 阻值：通常在1mΩ到10mΩ之间。阻值越大，压降越大，信噪比高，但发热也大。我个人习惯，对于10A以内的电机，用5mΩ；20A以上，用2mΩ或1mΩ。
- 功率：P = I²R。要留足余量，至少2倍。比如10A电流，5mΩ电阻，功率是0.5W，我会选1W的封装。
- 温漂（TCR）：这是个大坑。普通电阻温漂可能到几百ppm/℃，温度一上来，阻值飘了，采样就不准了。我建议用合金电阻，TCR做到50ppm/℃以内。
- 寄生电感：高频开关电流通过时，寄生电感会产生尖峰电压，干扰采样。一定要选低感设计的电阻，比如四端开尔文结构的。
重要：采样电阻的布局，要尽量靠近MOS管的下桥臂。走线要短而粗，避免引入额外的电阻和电感。我见过有人把采样电阻放得老远，结果采样波形全是毛刺，根本没法用。
4.2 运放电路：把微伏信号放大
采样电阻上的压降，通常只有几十毫伏。这么小的信号，MCU的ADC根本没法直接采。所以，我们需要一个差分运放，把这个小信号放大到ADC的满量程范围（通常是0-3.3V或0-5V）。
运放选型要点：
- 轨到轨输入输出：这个必须的。因为采样信号接近0V，普通运放可能无法正常工作。
- 低失调电压：失调电压会直接叠加到采样信号上，造成零点偏移。我建议选Vos在1mV以下的运放，比如TI的INA240或ADI的AD8418。
- 高共模抑制比：电机驱动是强干扰环境，共模电压很高。CMRR至少要80dB以上。
- 带宽：至少1MHz以上，才能跟上PWM开关频率。
我的经验：我曾经在一个项目中，用了普通的LM358做电流采样。结果电机一转，采样值跳得跟心电图似的。后来换成专用的电流检测运放，世界一下子就清净了。所以，别在这种关键地方省钱。
4.3 典型电路结构：三电阻采样 vs 单电阻采样
FOC里，电流采样有两种主流方案：三电阻采样和单电阻采样。我画了个图，帮你理解它们的区别。
三电阻采样：每个下桥臂串联一个采样电阻。优点是能直接读出每相电流，精度高，算法简单。缺点是成本高，需要三个运放通道。我个人强烈推荐初学者用这个方案，调试起来省心很多。
单电阻采样：只在直流母线负端放一个采样电阻。优点是省成本，只需要一个运放。但缺点也很明显：它只能在一个PWM周期内的特定时刻采样，然后通过算法重构出三相电流。这个重构过程对PWM占空比有要求，在低调制比或高调制比时，采样窗口可能不够，导致电流重构失败。
注意：单电阻采样在电机低速或高速时，都可能出现采样盲区。我曾经在一个项目中，为了省几块钱用了单电阻方案，结果在低速时电机抖得厉害，最后不得不改回三电阻。所以，如果你的项目对低速性能有要求，老老实实用三电阻。
4.4 运放电路设计实例
这里我给出一个典型的差分放大电路，以INA240为例。它的增益是固定的，有20倍、50倍、100倍等版本可选。
// 电路连接示意
// 采样电阻：5mΩ，最大电流10A
// 最大压降：10A * 0.005Ω = 50mV
// 选用INA240A1（增益20倍）
// 输出电压：50mV * 20 = 1.0V
// ADC参考电压：3.3V，满量程对应165A（实际不会用到）
// 引脚连接
// INA240:
// VIN+ → 采样电阻高端（靠近MOS管侧）
// VIN- → 采样电阻低端（靠近GND侧）
// VREF → 1.65V（偏置电压，用于双极性电流检测）
// OUT → MCU ADC引脚
// VS → 5V
// GND → GND为什么要加VREF偏置？因为电机电流是双向的（正转和反转），而ADC只能采正电压。我们把1.65V作为中点，这样当电流为0时，ADC读到1.65V；正向电流时，电压升高；反向电流时，电压降低。这样就能检测正反两个方向的电流了。
小技巧：VREF的精度直接影响零点偏移。我建议用精密电阻分压，或者直接用MCU的DAC输出。别偷懒从电源直接分压，电源纹波会直接耦合到采样信号里。
4.5 布局与布线注意事项
电流采样电路对PCB布局非常敏感。我总结了几条铁律：
- 开尔文连接：采样电阻的电压检测走线，一定要从电阻的焊盘内侧引出，不要走大电流路径。否则，大电流在走线上产生的压降会叠加到采样信号里。
- 差分走线：运放的VIN+和VIN-走线要平行、等长，并且远离高频开关节点（比如MOS管的漏极）。
- 滤波电容：在运放的电源引脚附近，放一个0.1μF的陶瓷电容，滤除高频噪声。
- 地平面：采样电路下方，最好有完整的地平面，但要注意不要被大电流回路干扰。
避坑指南：我曾经有一块板子，电流采样噪声特别大，怎么查都查不出来。后来用示波器一测，发现运放的输出引脚旁边，正好走了一根PWM信号线。把PWM线挪开，噪声立刻消失了。所以，布局时一定要把模拟信号和数字信号、功率信号隔离开。
4.6 总结
电流采样电路，说难不难，说简单也不简单。核心就是三点：选对电阻、选对运放、布好局。三电阻方案虽然成本高一点，但胜在稳定可靠，特别适合初学者和追求性能的项目。单电阻方案能省钱，但代价是算法复杂度和低速性能的妥协。
嗯，这一节就到这里。记住，采样电路是FOC的“眼睛”，眼睛花了，后面再好的算法也白搭。动手做的时候，多拿示波器看看波形，比什么都强。