01
伺服系统概述
基本概念 · 组成 · 分类 · 性能指标 · 双核架构优势
基础概念
02
DSP基础与选型
DSP概述 · TI C2000 · 选型要点 · 最小系统 · CCS搭建
DSP开发环境
03
FPGA基础与选型
FPGA概述 · Xilinx/Altera · 选型 · 最小系统 · Vivado/Quartus
FPGAEDA
04
双核架构设计原理
协同模式 · 任务划分 · 通信接口 · 数据流 · 实时性
架构协同
05
伺服电机与编码器
PMSM原理 · 选型 · 增量/绝对编码器 · EnDat/BiSS · 接口电路
电机编码器
06
功率驱动电路设计
整流逆变 · IGBT/SiC · 驱动芯片 · 隔离 · 电流采样
硬件功率
07
电流环设计（DSP侧）
Clark/Park变换 · PI调节器 · SVPWM · 采样时序 · 参数整定
电流环DSP
08
速度环与位置环设计（DSP侧）
速度PI · 位置P/PI · 前馈 · 陷波滤波器 · 三环联动
速度环位置环
09
FPGA逻辑设计基础
Verilog/VHDL · 组合/时序逻辑 · 状态机 · 设计流程
FPGARTL
10
FPGA编码器解码模块
增量QEP · 绝对式协议解析 · 多圈计数 · 抗抖动滤波
编码器解码
11
FPGA电流采样与PWM生成
ADC时序 · 均值滤波/过采样 · 死区补偿 · PWM分配保护
电流采样PWM
12
DSP与FPGA通信接口（EMIF）
EMIF时序 · FPGA Slave · DSP配置 · 数据包协议 · 双缓冲
EMIF通信
13
DSP与FPGA通信接口（XINTF/SPI）
XINTF对比 · SPI高速设计 · FPGA SPI Slave · DMA优化
XINTFSPI
14
系统同步与时钟设计
时钟树 · 双核同步 · 多采样率 · PLL · 时钟抖动影响
时钟同步
15
中断系统设计
DSP中断优先级 · FPGA中断 · 双核协同 · 实时调度 · 延迟优化
中断实时
16
伺服驱动固件架构
DSP软件分层 · FPGA模块化 · 状态机 · 参数管理
固件架构
17
电流环FPGA加速实现
流水线 · 并行PI · SVPWM硬件化 · 延迟分析 · 性能对比
加速FPGA
18
位置与速度检测FPGA实现
M/T测速 · 高精度插补 · 位置锁存 · 速度前馈
测速FPGA
19
故障保护与诊断
过流/压/温保护 · FPGA快速封锁 · DSP记录 · STO设计
保护安全
20
伺服驱动器调试工具
上位机C#/Python · 参数调整 · 波形显示 · 数据记录
调试上位机
21
伺服系统标定与校准
电流偏置 · 编码器零位 · 相序自识别 · 参数辨识
标定校准
22
伺服系统性能测试
阶跃响应 · 频率响应Bode · 跟踪误差 · 抗扰动 · 温升
测试性能
23
EtherCAT总线通信
协议概述 · ESC选型 · FPGA从站 · DSP协议栈 · 同步周期
EtherCAT总线
24
CANopen总线通信
协议概述 · 对象字典 · PDO/SDO · 同步异步 · 多轴同步
CANopen总线
25
多轴同步控制
龙门同步 · 电子齿轮/凸轮 · 主从跟随 · 插补 · 误差补偿
多轴同步
26
伺服系统EMC设计
EMC标准 · PCB布局 · 屏蔽接地 · 共/差模滤波 · Ferrite Bead
EMC硬件
27
伺服系统可靠性设计
降额 · 冗余 · 看门狗 · Flash校验 · Bootloader
可靠性固件
28
调试实战案例（一）单轴从零到转动
硬件检查 · 固件烧录 · 开环测试 · 电流环闭环 · 速度环闭环
实战单轴
29
调试实战案例（二）双核联调
FPGA编码器读取 · EMIF验证 · 三环联动 · 带载调试
双核联调
30
调试实战案例（三）总线通信与多轴同步
EtherCAT建立 · 多轴同步 · 性能优化 · 问题排查
总线多轴