第3章开发环境搭建

3. 开发环境搭建：Vivado/Quartus安装、工程创建、IP核管理、仿真环境配置

好，咱们直接进入正题。做FPGA开发，第一步就是把家伙事儿备齐。说白了，就是装好软件、建好工程、管好IP、配好仿真。这四步走顺了，后面写代码才不闹心。

我个人习惯，不管用Xilinx还是Intel的片子，环境搭建都遵循一个原则：干净、稳定、版本匹配。别小看这三点，我在项目里见过太多人因为环境问题浪费一整天。

3.1 Vivado与Quartus的安装

先聊Vivado。Xilinx家的工具，现在主流版本是2019.1到2022.2之间。我建议你装Vivado HLx版本，它包含了Vivado、Vitis和DocNav三件套。安装时注意：

磁盘空间：至少留80GB，我上次装2021.2版本，全装完吃了65GB
操作系统：Windows 10 64位或Ubuntu 18.04以上，别用Win7，驱动会出问题
安装路径：不要有中文和空格，我见过有人装在“D:\FPGA工具\Vivado 2021”下，结果编译报错找半天

再说Quartus。Intel（原Altera）的Quartus Prime，分三个版本：Lite（免费）、Standard（标准）、Pro（专业）。做编码器解码这种中低端项目，Lite版完全够用。安装时注意：

版本选择：20.1以后的版本对Cyclone IV支持不太好，如果你用老片子，建议装18.1
ModelSim：Quartus自带ModelSim Starter，但功能受限。我一般单独装ModelSim SE或Questa
USB Blaster驱动：装完Quartus后，插上下载器，手动更新驱动到C:\intelFPGA\18.1\quartus\drivers路径下

注意： 千万别同时装Vivado和Quartus的不同版本。我吃过亏——两个工具的环境变量冲突，导致编译时调错库文件。建议用虚拟机或双系统隔离。

3.2 工程创建——从零开始搭架子

装好工具，咱们来建工程。以Vivado为例，我带你走一遍流程：

打开Vivado，点击Create Project
输入工程名，比如encoder_decoder_top
选择RTL Project，勾上Do not specify sources at this time（后面再加）
选芯片型号：比如XC7Z010-1CLG400C
Finish，工程就建好了

Quartus的流程也差不多，只是界面叫法不同。我习惯在工程建好后，先做三件事：

设置顶层实体（Vivado里叫Top Module）
添加约束文件（.xdc或.sdc）
配置综合选项（比如综合策略选Area_Optimized_high）

小技巧： 我每次建工程都会在工程目录下建好src、sim、ip、doc四个子文件夹。这样后面找文件特别方便，不会乱成一锅粥。

3.3 IP核管理——别重复造轮子

编码器解码里，我们会用到一些现成的IP核，比如PLL（锁相环）、FIFO、计数器等。Vivado的IP Catalog和Quartus的IP Catalog用法类似。

以Vivado为例，添加一个PLL IP核：

// 在IP Catalog中搜索Clocking Wizard
// 配置输入时钟50MHz，输出100MHz和200MHz
// 注意勾选“Reset”和“Locked”信号
// 生成IP后，在Sources面板中可以看到例化模板

嗯，这里要注意一点：IP核的版本管理。我见过有人把IP核放在工程目录外，结果换电脑后路径全乱了。我的做法是：

把IP核放在工程目录下的ip文件夹里
用相对路径引用，不要用绝对路径
每次修改IP配置后，重新Generate Output Products

Quartus里类似，用MegaWizard Plug-In Manager来生成IP。不过Quartus的IP核是加密的网表文件，不能直接看源码。Vivado的IP核有些是开放的，有些也是加密的。

避坑指南： 我曾经在项目里用了两个不同版本的FIFO IP核，结果仿真正常，上板后数据错位。查了两天才发现是IP核版本不一致导致的时序差异。所以，同一个工程里，IP核版本必须统一。

3.4 仿真环境配置——让代码先跑起来

仿真，说白了就是让代码在电脑上先跑一遍，看看逻辑对不对。Vivado自带Vivado Simulator，Quartus带ModelSim Starter。但我个人更推荐用独立仿真工具，比如ModelSim SE或Questa。

为什么？因为自带的仿真器功能有限，跑复杂测试用例时容易卡死。我一般这样配置：

安装ModelSim SE-64 10.6d（或更高版本）
在Vivado中设置仿真工具：Tools → Settings → Simulation → 选择ModelSim
编写Testbench，比如tb_encoder_decoder.v
点击Run Simulation，Vivado会自动调用ModelSim

写Testbench时，我习惯用任务（task）和函数（function）来组织代码。比如：

// 一个简单的Testbench框架
module tb_encoder_decoder();
  reg clk;
  reg rst_n;
  reg [1:0] encoder_a, encoder_b;
  wire [15:0] position;
  
  // 时钟生成
  initial clk = 0;
  always #5 clk = ~clk;  // 100MHz
  
  // 复位
  initial begin
    rst_n = 0;
    #100 rst_n = 1;
  end
  
  // 模拟编码器信号
  initial begin
    encoder_a = 0;
    encoder_b = 0;
    #200;
    // 模拟正转
    repeat(10) begin
      #10 encoder_a = 1; #10 encoder_b = 1;
      #10 encoder_a = 0; #10 encoder_b = 0;
    end
  end
  
  // 实例化DUT
  encoder_decoder_top u_dut(
    .clk(clk),
    .rst_n(rst_n),
    .encoder_a(encoder_a),
    .encoder_b(encoder_b),
    .position(position)
  );
endmodule

提示： 仿真时一定要加波形查看。我习惯把关键信号（时钟、复位、编码器输入、位置输出）都加到波形窗口里。这样一眼就能看出逻辑对不对。

3.5 知识体系总览

说了这么多，我画张图帮你理一理。这张图展示了开发环境搭建的完整流程和各个模块之间的关系：

你看，整个流程是环环相扣的。工具装不好，工程建不稳；IP管不好，仿真跑不通。所以每一步都得认真对待。

好了，环境搭建这块就聊到这儿。你按这个流程走一遍，基本不会出大问题。如果遇到报错，先看日志文件，大部分问题都能在日志里找到线索。实在搞不定，去Xilinx或Intel的官方论坛搜一搜，一般都有答案。

📚 课程目录

3. 开发环境搭建：Vivado/Quartus安装、工程创建、IP核管理、仿真环境配置

3.1 Vivado与Quartus的安装

3.2 工程创建——从零开始搭架子

3.3 IP核管理——别重复造轮子

3.4 仿真环境配置——让代码先跑起来

3.5 知识体系总览