2. 抖动分类与成因：随机抖动(RJ)与确定性抖动(DJ)、电源噪声引起的抖动、串扰引起的抖动
抖动的分类，说白了就是帮我们找到「敌人」是谁。
我刚开始做高速设计那几年，最头疼的就是系统跑着跑着突然报错。示波器一看，眼图都快闭上了。那时候经验少，只知道抖动大，但不知道从哪下手。后来才明白——抖动不是一种病，而是多种病因的集合。
今天咱们就把抖动拆开来看。我个人习惯把它分成两大类：随机抖动（RJ）和确定性抖动（DJ）。这两兄弟性格完全不同，处理方式也天差地别。
2.1 随机抖动（RJ）：天生的「捣蛋鬼」
随机抖动，英文叫 Random Jitter，简称 RJ。它的特点是——没有规律，不可预测。
为什么会这样？因为它的来源是热噪声、散粒噪声这些物理层面的东西。你想想看，电子在导体里乱跑，温度一高，跑得更欢。这种随机性，你没法用固定的模型去消除它。
RJ 的数学分布是高斯分布（正态分布）。尾巴很长，意味着偶尔会出现很大的抖动值。嗯，这里要注意——RJ 的峰值是没有上限的，只是概率极低。
关键参数：RJ 通常用 RMS（均方根）值来表示，单位是皮秒（ps）。
公式很简单：RJRMS = σ（标准差）
我在项目中遇到过一件事：一块 10Gbps 的 SerDes 板卡，眼图总是偶尔闭合。测了三天，发现是散热风扇的振动耦合到了 PCB 上，导致晶体管的噪声增加了。换了个静音风扇，RJ 直接降了 40%。
避坑指南：我曾经以为 RJ 只能靠器件本身改善，后来发现——电源纹波、地弹、甚至机械振动都会放大 RJ。别只盯着芯片手册看，系统级的噪声控制同样重要。
2.2 确定性抖动（DJ）：有迹可循的「惯犯」
确定性抖动，Deterministic Jitter，简称 DJ。它跟 RJ 正好相反——有规律、可预测、有边界。
DJ 的分布通常不是高斯型，而是双峰、多峰或者周期性的。你只要找到它的规律，就能对症下药。
DJ 又可以分为几个子类：
- 数据相关抖动（DDJ）：跟传输的数据模式有关。比如连续的 0 或 1 会导致码间干扰（ISI）。
- 周期抖动（PJ）：有固定的频率成分，比如 50Hz 的工频干扰。
- 占空比失真（DCD）：时钟的高低电平宽度不一致。
- 有界不相关抖动（BUJ）：来自其他不相关的信号源，比如串扰。
| 抖动类型 | 来源 | 特征 | 消除方法 |
|---|---|---|---|
| DDJ | 码间干扰、带宽不足 | 与数据模式相关 | 均衡器、预加重 |
| PJ | 电源噪声、开关干扰 | 固定频率成分 | 去耦电容、滤波 |
| DCD | 阈值偏移、上升/下降时间不匹配 | 占空比偏离 50% | 调整阈值、对称设计 |
| BUJ | 串扰、邻近信号耦合 | 有界、不相关 | 屏蔽、间距、差分走线 |
注意：DJ 是有界的，但 RJ 没有。所以系统总抖动的峰值 = DJpeak-to-peak + 14 × RJRMS（误码率 10-12 时）。这个公式我建议你记下来，做时序预算时经常用到。
2.3 电源噪声引起的抖动：最容易被忽视的「隐形杀手」
电源噪声引起的抖动，英文叫 Power Supply Noise Induced Jitter，简称 PSNJ。我个人觉得，这是实际项目中最常见、也最容易被忽视的抖动来源。
你想想看，芯片内部的 PLL、缓冲器、驱动器，它们的延迟都跟供电电压有关。电压一波动，延迟就跟着变。这就是电源调制效应。
我记得有一次调试一块 25Gbps 的收发器，眼图总是有周期性的抖动。测了半天，发现是 DC-DC 转换器的开关频率（1.2MHz）耦合到了 PLL 的供电上。加了一颗 10μF 的陶瓷电容，问题就解决了。
核心原理：电源噪声 → 晶体管偏置点变化 → 门延迟变化 → 时钟/数据边沿偏移 → 抖动
说白了，就是电源不干净，时序就不干净。
怎么消除？我建议从这几个方面入手：
- 去耦电容要到位：高频用 0.1μF + 1nF 组合，低频用 10μF 以上。
- 电源平面要完整：不要有狭缝，避免阻抗不连续。
- 敏感电路单独供电：PLL、VCO 这些，最好用 LDO 单独供电。
- 注意 PDN 阻抗：目标阻抗法，确保整个频段的阻抗都低于目标值。
避坑指南：我曾经以为只要电容够多就行，结果发现——电容的 ESL（等效串联电感）才是关键。高频下，电容会变成电感。所以要用小封装、低 ESL 的电容，比如 0402 甚至 0201。
2.4 串扰引起的抖动：隔壁邻居的「噪音」
串扰引起的抖动，Crosstalk Induced Jitter，简称 CIJ。它属于 BUJ 的一种，来源是相邻信号线之间的电磁耦合。
为什么会有串扰？因为 PCB 上的走线就是一根根天线。信号在走线上传输时，会产生电场和磁场。隔壁的走线感应到了，就会产生额外的电压或电流。这个干扰信号叠加到目标信号上，就会导致边沿位置偏移——也就是抖动。
串扰的严重程度跟几个因素有关：
- 间距：线间距越大，串扰越小。3W 原则（间距 = 3 倍线宽）是基本要求。
- 耦合长度：平行走线越长，串扰越大。
- 信号边沿速率：边沿越陡，串扰越严重。这就是为什么高速信号要控制 slew rate。
- 参考平面：有完整参考平面的微带线，串扰比没有参考平面的小得多。
经验公式：串扰引起的抖动 ≈ (耦合系数) × (攻击信号的电压摆幅) × (耦合长度) / (信号边沿速率)
这个公式不精确，但能帮你快速判断串扰风险。
我在项目中遇到过最典型的案例：一块 8 层板，DDR4 的数据线跟时钟线平行走了 3 英寸。结果时钟抖动超标，DDR 训练总是失败。后来把时钟线包地处理，间距从 5mil 拉到 15mil，问题就解决了。
注意：串扰不仅来自同层走线，还来自相邻层的走线。层叠设计时，要避免高速信号层之间直接相邻。我建议用「地-信号-地」的层叠结构。
2.5 知识体系总览
下面这张图，是我自己总结的抖动分类与成因的框架。你可以把它当作一个「诊断地图」——遇到抖动问题，先看是 RJ 还是 DJ，再往下追根溯源。
这张图里，我把 RJ 和 DJ 分成了两个分支。RJ 的成因主要是热噪声和散粒噪声，分布是无界的高斯分布。DJ 则细分为 DDJ、PJ、DCD、BUJ 四个子类。而电源噪声和串扰，是 DJ 中最常见的两个成因。
我个人觉得，掌握了这个框架，你拿到一个抖动问题，至少知道该往哪个方向去查。是查电源？还是查串扰？还是查数据模式？心里就有数了。
最后说一句：抖动分析不是一蹴而就的事。我做了十几年硬件，每次遇到新问题，还是会回头翻翻这些基础分类。因为——只有分得清敌人是谁，才能打得准。
公众号:蓝海资料掘金营，微信deep3321