第2章 ADC工作原理

2、ADC工作原理：逐次逼近型(SAR)ADC、积分型ADC、流水线型ADC、Σ-Δ型ADC的工作原理与对比

各位硬件同仁，今天我们来聊聊ADC的几种主流架构。说实话，ADC的种类很多，但真正在工程中常用的，也就那么几种。我个人习惯把ADC比作「量尺」——不同场景下，你得选不同精度的尺子。

先看一张总览图，帮大家建立整体认知：

SAR ADC 是我用得最多的架构，没有之一。为什么？因为它太「实在」了——功耗低、速度快、精度够用，性价比极高。

工作原理说白了就是「二分法猜电压」。内部有个比较器、一个DAC、一个逐次逼近寄存器。每次比较，都猜当前电压是范围的一半。比如参考电压是5V，输入是3.2V：

嗯，这里要注意：SAR ADC 的转换时间取决于位数。12位的SAR，需要12个时钟周期完成一次转换。我曾在项目中用过一个16位的SAR，采样率只有200kSPS，但功耗才5mW，电池供电的设备首选。

核心特点：

我的经验：如果你做手持仪器、电池供电设备，SAR ADC 基本是首选。我曾经用ADS8320（16位SAR）做温度采集，功耗控制在2mW以内，效果非常好。

积分型ADC，也叫双斜率ADC。这玩意儿速度慢得让人抓狂，但精度高得离谱，而且抗噪声能力极强。

工作原理：先把输入电压对电容充电固定时间，然后用参考电压反向放电，测量放电时间。输入电压越高，充电时电容上积累的电荷越多，放电时间越长。说白了，就是把电压转换成了时间。

为什么抗噪能力强？因为积分过程相当于一个低通滤波器，高频噪声被平均掉了。我在做工业现场的信号采集时，遇到过严重的50Hz工频干扰，用SAR ADC怎么滤波都不行，换成积分型ADC，问题迎刃而解。

避坑指南：我曾经在项目中贪图积分型ADC的精度，选了24位的，结果采样率只有10SPS。你要采集快速变化的信号？别想了，它只适合直流或慢变信号。

流水线型ADC，名字就暴露了它的特点——像工厂流水线一样，每个阶段处理一部分工作，然后交给下一级。你想想看，这样吞吐量能不高吗？

工作原理：把转换过程分成多个级联的「子ADC」+「子DAC」+「残差放大器」。第一级先转换高几位，然后减去这部分，把残差放大，交给下一级处理。每一级都在同时工作，所以虽然单次转换有延迟，但整体吞吐量极高。

我记得有一次做高速数据采集卡，要求100MSPS采样率、12位精度。SAR ADC做不到这么快，Σ-Δ又太慢，最后选了流水线型ADC——AD9235，完美满足需求。

核心特点：

我的经验：流水线型ADC的功耗和采样率成正比，选型时要注意散热。我曾经在FPGA开发板上用流水线ADC，没加散热片，结果芯片烫得能煎鸡蛋。

Σ-Δ型ADC，这是精度之王。它用「过采样」+「噪声整形」+「数字滤波」三个绝招，把精度做到20位以上轻轻松松。

工作原理有点绕，我尽量说人话：先用一个1位的ADC（比较器）以极高的速度采样（远高于奈奎斯特频率），然后通过反馈环路把量化噪声推到高频段，最后用数字低通滤波器把高频噪声滤掉。说白了，就是用速度换精度。

为什么能做到这么高的精度？因为过采样率每提高4倍，信噪比提升约6dB，相当于增加1位分辨率。再加上噪声整形，效果更明显。

我曾经用ADS1256（24位Σ-Δ ADC）做精密称重传感器，分辨率达到0.1μV，简直变态。但代价是什么？采样率只有30kSPS，而且对时钟抖动非常敏感。

避坑指南：Σ-Δ ADC 对时钟质量要求极高。我曾经用普通的晶振给ADS1256提供时钟，结果噪声大得离谱。换成低抖动有源晶振后，性能才恢复正常。另外，Σ-Δ ADC 的建立时间很长，切换通道后要等几百个采样周期才能读数稳定。

好了，四种架构都讲完了。咱们来个硬碰硬的对比：

选型时，我一般遵循这个思路：先看采样率要求，再看精度要求，最后看功耗预算。说白了，没有最好的ADC，只有最合适的ADC。

选型口诀（再强调一遍）：

要快选流水线，要准选Σ-Δ，要省电选SAR，要抗噪选积分。

嗯，ADC架构这块就聊到这儿。每种架构都有它的脾气，摸透了，项目就稳了。