4、数据采集模块：高速ADC接口设计、编码器数据读取、数据缓存与同步机制

数据采集，说白了就是运动控制系统的「眼睛」和「耳朵」。

你想想看，一个伺服驱动器如果不知道电机当前转到了什么位置，那闭环控制就无从谈起。我做了这么多年运动控制，见过太多系统因为数据采集这块没做好，导致整个控制链路崩掉的案例。

这一章，我们就来聊聊FPGA里怎么搞定高速ADC、编码器数据读取，以及数据缓存与同步这些硬骨头。

4.1 高速ADC接口设计：从模拟到数字的第一道坎

高速ADC接口，是FPGA与模拟世界的桥梁。我个人习惯把ADC接口设计分成三个层面：电气层、协议层和应用层。

4.1.1 电气层：信号完整性是命根子

高速ADC通常采用LVDS（低压差分信号）接口。速率动辄几百Mbps甚至Gbps级别。我在项目中遇到过因为PCB走线没等长，导致ADC数据采样出错的情况，排查了整整两天。

设计要点如下：

• 差分阻抗控制：LVDS要求100Ω差分阻抗，走线必须严格计算
• 等长布线：时钟与数据线之间的skew要控制在±50ps以内
• 端接电阻：在FPGA端靠近引脚放置100Ω电阻，我习惯用0402封装
• 去耦电容：每个电源引脚放一个0.1μF陶瓷电容，位置越近越好

4.1.2 协议层：搞定SerDes与帧同步

高速ADC通常使用JESD204B或LVDS串行协议。以JESD204B为例，它把多通道数据串行化，通过高速SerDes传输。

FPGA端的接收逻辑一般包含：

1. 时钟数据恢复（CDR）：从数据流中提取时钟
2. 字对齐：找到帧头，确定数据边界
3. 解串：将串行数据转成并行
4. 帧同步：确认数据帧结构正确

这里我分享一个经验：JESD204B的链路建立过程有严格的握手时序，千万别跳过初始化阶段直接读数据。我曾经为了赶进度，在仿真里跳过了SYNC信号检测，结果板子上电后数据全是乱的。

4.1.3 应用层：数据格式与增益校准

ADC输出的数据格式通常是二进制补码。比如一个12位ADC，输出范围是-2048到+2047。

实际项目中，ADC的增益和偏移会有偏差。我习惯在FPGA里做两步校准：

• 偏移校准：输入接地，采集N次取平均，得到偏移量
• 增益校准：输入标准电压，计算实际值与理论值的比例

// 简单的偏移校准Verilog代码
reg signed [11:0] adc_raw;
reg signed [15:0] adc_offset;
reg signed [15:0] adc_calibrated;

always @(posedge clk) begin
    adc_calibrated <= (adc_raw - adc_offset);
end

4.2 编码器数据读取：位置反馈的灵魂

编码器是运动控制的位置反馈器件。常见的有增量式编码器和绝对式编码器两种。

4.2.1 增量式编码器：A/B/Z信号处理

增量式编码器输出A、B两路正交信号，以及Z信号（零位信号）。FPGA要做的核心工作是：

• 鉴相：判断A、B的相位关系，确定旋转方向
• 计数：对脉冲进行加减计数
• 倍频：通过检测A、B的上升沿和下降沿，实现4倍频

嗯，这里要注意一个细节：编码器信号在高速运动时可能会有抖动。我习惯在FPGA里加一个简单的去抖滤波器，用3个寄存器做级联采样，然后判断连续三次值一致才认为信号稳定。

// 4倍频计数逻辑
reg [1:0] ab_delay;
wire [1:0] ab_cur = {A, B};
wire pulse = (ab_delay != ab_cur);  // 任何边沿变化都产生脉冲

always @(posedge clk) begin
    ab_delay <= ab_cur;
    if (pulse) begin
        case ({ab_delay, ab_cur})
            4'b0001, 4'b0111, 4'b1110, 4'b1000: counter <= counter + 1;  // 正转
            4'b0100, 4'b0010, 4'b1101, 4'b1011: counter <= counter - 1;  // 反转
        endcase
    end
end

4.2.2 绝对式编码器：SSI与BiSS协议

绝对式编码器一上电就能知道绝对位置，不需要找零位。常用的协议有SSI和BiSS。

SSI协议比较简单：时钟线由主站提供，数据线在时钟上升沿输出。BiSS协议则更复杂，支持双向通信和CRC校验。

我个人建议：如果系统对实时性要求高，优先选BiSS协议。它的帧速率更高，而且CRC校验能避免数据错误。我在一个机器人关节项目中用过BiSS，位置数据从来没出过错。

4.3 数据缓存与同步机制：让数据井井有条

ADC和编码器采集到的数据，最终要送到控制算法模块。但问题来了：ADC的采样率可能是10MHz，编码器的更新率可能是1MHz，而控制算法的执行周期可能是10kHz。数据速率不匹配，怎么办？

答案就是：缓存与同步。

4.3.1 FIFO缓存：速率匹配的利器

FIFO（先进先出）是FPGA里最常用的缓存结构。它就像一个蓄水池，写入速率可以快，读出速率可以慢，只要平均速率匹配就行。

设计FIFO时要注意：

• 深度选择：根据最大突发数据量和读出速率计算。我一般留50%余量
• 空满标志：一定要用格雷码同步，避免亚稳态
• 异步时钟域：写入时钟和读出时钟不同，必须做跨时钟域处理

4.3.2 双缓冲机制：避免数据撕裂

数据撕裂是个很讨厌的问题。比如控制算法正在读取位置数据，结果读到一半，编码器更新了新的数据，那读到的就是新旧混合的「脏数据」。

解决办法是双缓冲：

1. 数据采集模块写入缓冲区A
2. 控制算法读取缓冲区B
3. 采集完成后，交换A和B的角色

说白了，就是读写分离，互不干扰。

4.3.3 时间戳同步：多通道数据的对齐

在高端运动控制中，往往需要同时采集多个ADC通道和多个编码器数据。这些数据必须对齐到同一个时间点，否则控制算法算出来的就是错的。

我常用的方法是：

• 用一个全局计数器作为时间基准
• 每个数据采集完成时，打上当前的时间戳
• 控制算法根据时间戳进行插值对齐

举个例子：ADC在t1时刻采集了电流值，编码器在t2时刻采集了位置值。如果t1和t2相差了1μs，在高速运动下，位置误差可能已经达到几个微米了。

4.4 本章知识体系总览

下面这张图，是我梳理的本章核心逻辑。你可以把它当作一个检查清单，做项目时对照着看，哪个环节还没做到位。

好了，这一章的内容就到这里。数据采集模块是运动控制系统的基石，ADC接口、编码器读取、缓存同步这三个环节，每一个都值得你花时间吃透。下次调试时如果发现控制效果不对，不妨先回头检查一下数据采集链路——很多时候，问题就出在这里。

---

公众号:蓝海资料掘金营，微信deep3321