第一章：课程导论与开发环境搭建

FPGA在运动控制中的角色

说实话，很多人一听到「运动控制」，脑子里蹦出来的就是PLC、伺服驱动器、运动控制卡这些东西。FPGA？那不是搞通信和图像处理的吗？

嗯，我以前也这么想。直到我在一个高速贴片机项目里，被传统方案的运动控制周期卡得死死的——那时候我才意识到，FPGA在运动控制里扮演的角色，其实是一个「硬实时加速器」。

你想想看，传统的运动控制方案，不管是PLC还是DSP，本质上都是「指令流水线」式的处理。CPU读指令、解码、执行，再快也有个极限。但FPGA不一样，它没有指令这个概念，它本身就是硬件逻辑。说白了，你可以把FPGA理解成一块「可以重新布线的电路板」——你想让电机走一个S型速度曲线，直接搭一个硬件状态机，一个时钟周期就能算出一个新的速度指令。

我在项目中遇到过这样一个场景：一个四轴联动系统，要求每100微秒更新一次位置指令。用DSP做，CPU占用率直接飙到90%以上，稍微加点别的功能就卡死。换成FPGA之后，同样的任务只用了不到10%的逻辑资源，剩下的资源还能做编码器解码、IO扩展、甚至跑一个软核做通信协议栈。

所以FPGA在运动控制里的核心角色，我总结下来有三点：

• 硬实时性：微秒级甚至纳秒级的控制周期，不受操作系统调度影响
• 并行处理：同时处理多轴插补、编码器反馈、IO监控，互不干扰
• 灵活定制：想加一个自定义的加减速算法？直接写Verilog，不用换芯片

课程目标：你能学到什么？

这门课叫《FPGA运动控制：从零到项目落地》，名字已经说得很清楚了——我们不搞虚的，直接奔着「能干活」去。

我个人习惯把学习路径分成三个阶段：

1. 基础阶段：搞懂FPGA的基本原理，学会Verilog语法，能写简单的状态机和计数器。这个阶段大概占课程的30%。
2. 核心阶段：深入运动控制的核心算法——梯形加减速、S型加减速、直线插补、圆弧插补。每个算法我都会带着你从数学推导到Verilog实现，再到仿真验证。这个阶段占50%。
3. 实战阶段：把前面学的所有东西整合到一个完整的项目里——一个四轴步进电机运动控制系统。包括编码器接口、限位开关处理、上位机通信（UART/SPI）、以及最终的板级调试。这个阶段占20%。

你可能会问：「我零基础能学吗？」

我的回答是：只要你懂一点数字电路基础（与或非门、触发器、计数器），剩下的我来填。Verilog语法我会从最基础的开始讲，运动控制的数学公式我也会一步步推导。但有一点我得提前说——这门课不是「看视频就能学会」的那种。你得动手，得写代码，得跑仿真，得烧录到板子上看波形。我见过太多人看了几十个小时的视频，最后连一个流水灯都写不出来。

Vivado/Vitis开发环境安装与验证

好，理论说完了，咱们来点实际的。先把开发环境搭起来。

我用的版本是Vivado 2023.1，Vitis 2023.1。你如果用的是其他版本，操作步骤基本一样，但界面布局可能会有点差异。

安装前的准备

• 操作系统：Windows 10/11 64位，或者Ubuntu 18.04/20.04。我个人推荐Windows，因为驱动问题少一些。
• 硬盘空间：至少100GB空闲。Vivado全家桶装完大概60GB，加上后续的项目文件，100GB是底线。
• 内存：16GB起步，32GB更稳。我试过8GB内存跑Vivado综合一个中等规模的工程，直接卡死。
• CPU：多核高频最好。Vivado的综合和实现阶段是并行计算的，核心越多越快。

安装步骤（简略版）

1. 从Xilinx官网下载Vivado安装包（需要注册账号，免费版就够用）。
2. 运行安装程序，选择「Vivado HL WebPACK」——这个版本是免费的，功能足够我们这门课用。
3. 在组件选择界面，勾选「Vivado」和「Vitis」两个选项。其他像DocNav、PetaLinux之类的，暂时用不上，可以不选。
4. 选择安装路径，然后就是漫长的等待——大概1到2个小时，取决于你的网速和硬盘速度。

安装完成后，桌面上会出现两个图标：Vivado 2023.1 和 Vitis 2023.1。我们先打开Vivado验证一下。

验证：创建一个简单的LED闪烁工程

这是FPGA界的「Hello World」。我们用它来验证开发环境是否正常工作。

// led_blink.v
module led_blink (
    input  wire clk,      // 50MHz 系统时钟
    input  wire rst_n,    // 复位信号，低电平有效
    output reg  led       // LED输出
);

reg [24:0] cnt;

always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        cnt <= 25'd0;
    else if (cnt == 25'd24_999_999)
        cnt <= 25'd0;
    else
        cnt <= cnt + 1'b1;
end

always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        led <= 1'b0;
    else if (cnt == 25'd24_999_999)
        led <= ~led;
    else
        led <= led;
end

endmodule

这段代码的逻辑很简单：用一个25位的计数器，从0数到24,999,999，然后翻转LED。50MHz时钟下，这个周期正好是0.5秒——也就是说LED会以1秒的频率闪烁。

在Vivado里新建工程，选择你的开发板型号（我用的是正点原子的Artix-7系列，XC7A35T），然后把上面的代码添加进去。综合、实现、生成比特流，一气呵成。最后下载到板子上，如果LED开始闪烁——恭喜你，环境搭好了。

Vitis环境验证

Vitis是Xilinx的嵌入式开发套件，主要用于ARM+FPGA的异构平台。我们这门课虽然主要用纯FPGA逻辑，但后面会涉及到软核MicroBlaze的使用，所以Vitis也得装好。

验证方法：打开Vitis，新建一个Hello World工程（基于MicroBlaze）。编译通过，就算成功。具体步骤我们会在后面的章节详细讲，这里先确保安装没问题就行。

本章知识体系

下面这张图是我手绘的本章知识结构，你可以把它当作一个「导航图」——学完这一章，你应该对FPGA在运动控制中的位置、课程的整体脉络、以及开发环境的搭建有一个清晰的认识。

好了，第一章的内容就到这里。环境搭好之后，别忘了跑一下那个LED闪烁的工程——这是你FPGA运动控制之路的第一步。下一章，我们开始正式进入Verilog的世界。

---