4、敏感设备与抗扰度：接收机灵敏度、ADC阻塞效应、LNA饱和、数字电路误码
各位工程师朋友，这一节我们聊聊敏感设备。说白了，就是那些「怕吵」的电路。
你想想看，一个接收机灵敏度再高，如果旁边有个强干扰源，它立马就「聋」了。我在项目中遇到过好几次这种情况——明明天线指标测出来很好，一装到整机里，灵敏度直接掉了十几个dB。查来查去，原来是电源噪声串进去了。
4.1 接收机灵敏度——你到底能听到多小的信号？
接收机灵敏度，是衡量接收机「听力」的指标。它表示在保证一定信噪比的前提下，接收机能够检测到的最小信号功率。
公式很简单：
灵敏度 (dBm) = -174 + NF + 10log(BW) + SNR_min其中：
- -174 dBm/Hz：室温下的热噪声基底，这是物理极限
- NF：接收机噪声系数，单位dB
- BW：接收带宽，单位Hz
- SNR_min：解调所需的最小信噪比，单位dB
举个例子，一个2.4GHz Wi-Fi接收机，带宽20MHz，NF=5dB，解调需要SNR=10dB。那么它的灵敏度大约是：
灵敏度 = -174 + 5 + 10log(20e6) + 10 = -174 + 5 + 73 + 10 = -86 dBm关键点：每降低1dB噪声系数，灵敏度就提升1dB。但别高兴太早——外部干扰会把你的NF「变差」。我见过一个案例，LNA旁边有个DC-DC，开关频率正好落在接收频段内，灵敏度直接掉了8dB。后来加了个屏蔽罩才解决。
我的习惯：做接收链路设计时，我会先算一遍理论灵敏度，然后留3-5dB的余量。因为实际板级噪声、电源纹波、走线耦合都会吃掉你的余量。
4.2 ADC阻塞效应——大信号来了，小信号就没了
ADC阻塞，说白了就是强信号把ADC的输入范围占满了，弱信号被「挤」得没地方待。
为什么会这样？ADC的输入动态范围是有限的。比如一个12位ADC，满量程2Vpp，理论动态范围约74dB。如果有个-10dBm的强干扰进来，ADC的LSB（最低有效位）对应的电压就很大，这时候一个-80dBm的弱信号，可能连1个LSB都不到，直接被量化噪声淹没了。
我遇到过最典型的情况：一个窄带接收机，前端没有做足够的带外抑制。结果旁边一个广播电台的信号（-20dBm）直接灌进ADC，导致接收机完全无法解调。后来加了一个SAW滤波器，问题才解决。
避坑指南：我曾经以为ADC的SFDR（无杂散动态范围）够高就万事大吉。后来发现，阻塞效应不只是看SFDR，还要看输入信号的峰值因子（PAPR）。OFDM信号的PAPR很高，容易让ADC提前饱和。所以，AGC（自动增益控制）的响应速度一定要快。
解决ADC阻塞的几个常用方法：
- 前端滤波：在ADC之前加带通滤波器，把带外强干扰滤掉
- AGC控制：根据信号强度动态调整增益，避免ADC输入过载
- 提高ADC位数：每增加1位，动态范围提升约6dB，但成本也上去了
- 使用抗混叠滤波器：防止高频干扰折叠到基带
4.3 LNA饱和——放大器也有「脾气」
LNA（低噪声放大器）是接收链路的第一级有源器件。它的任务是放大微弱信号，同时尽量少引入噪声。但LNA有个「脾气」——输入信号太强，它就饱和了。
LNA饱和的表现：增益下降、噪声系数恶化、非线性失真增加。严重时，LNA会变成一个「混频器」，把干扰信号和有用信号混在一起，产生交调产物。
我记得有一次调试一个GPS接收机，LNA的P1dB（1dB压缩点）是-10dBm，结果天线旁边有个手机发射塔，信号强度大约-5dBm。LNA直接饱和，GPS信号完全被压制。后来换了一个P1dB为+5dBm的LNA，问题才解决。
关键参数：
| 参数 | 含义 | 设计建议 |
|---|---|---|
| P1dB | 1dB压缩点，增益下降1dB时的输入功率 | 至少比最大预期输入信号高3dB |
| IIP3 | 三阶交调截点，衡量线性度 | 越高越好，通常比P1dB高10-15dB |
| NF | 噪声系数 | 越低越好，但不要牺牲太多线性度 |
我的经验：选LNA时，别只看NF。我见过有人选了NF=0.5dB的LNA，结果IIP3只有-5dBm，整机抗阻塞能力极差。后来换了个NF=1.2dB但IIP3=+10dBm的LNA，整机性能反而更好。记住：接收链路是「木桶效应」，哪块板子短了都不行。
4.4 数字电路误码——干扰让「0」变成「1」
数字电路误码，是EMC问题的最终表现之一。干扰信号耦合到数字信号线上，导致电平翻转，数据就错了。
误码的来源很多：
- 电源噪声：开关电源的纹波耦合到时钟或数据线上
- 地弹：高速开关电流在接地回路产生压降，导致逻辑电平偏移
- 串扰：相邻走线之间的电磁耦合
- 辐射干扰：外部电磁场直接感应到PCB走线上
我处理过一个案例：一款工业控制器，在EMC辐射抗扰度测试中，10V/m的场强下，UART通信频繁出错。查了半天，发现是UART的RX走线太长，且没有做包地处理。干扰信号直接感应到RX线上，导致误码。后来把走线缩短，并加了一个100pF的滤波电容，问题解决。
避坑指南：我曾经以为数字电路误码只跟信号完整性有关。后来发现，EMC问题导致的误码往往更隐蔽——它只在特定频率、特定场强下出现，很难复现。所以，做数字电路设计时，一定要留出EMC余量。比如，时钟线的上升沿不要太陡，能慢就慢；数据线尽量短，且远离干扰源。
降低数字电路误码的几个实用方法：
- 差分信号：LVDS、RS-422等差分信号对共模干扰有天然抑制能力
- 滤波：在信号线上加RC滤波或铁氧体磁珠
- 屏蔽：敏感信号走内层，或者加屏蔽罩
- 冗余设计：关键信号用CRC校验或重传机制
- 地平面完整：保证信号有低阻抗的回流路径
总结一下：敏感设备的抗扰度设计，核心是「堵」和「疏」两个字。堵，就是把干扰挡在外面（滤波、屏蔽、隔离）；疏，就是把干扰引走（接地、去耦、布局优化）。
我个人习惯是：先做系统级的EMC预算，把每个模块的敏感度指标定下来，然后再逐级设计。这样虽然前期花点时间，但后期调试会省很多事。
好了，这一节就到这里。下一节我们聊聊「传导发射与电源滤波」，到时候我会分享一些电源EMI的实战案例，敬请期待。