第4章 PCB布局优化

4、PCB布局优化：功率回路与敏感回路分离，Kelvin连接法，地平面与过孔设计

各位工程师朋友，咱们接着聊。LLC电源的纹波抑制，前面讲了那么多理论，到了PCB布局这一步，才是真正见真章的时候。我常说，再好的设计，如果PCB布局一塌糊涂，那也白搭。今天这一节，我就把压箱底的一些布局经验掏出来，跟大家好好掰扯掰扯。

说白了，LLC电源里有两类回路：一类是“大力士”，负责传输能量，电流大、di/dt高，比如初级侧的半桥开关节点、变压器绕组、谐振腔；另一类是“小机灵鬼”，负责采样、反馈、控制，信号弱，怕干扰，比如输出电压采样、电流检测、反馈补偿网络。

这两类回路，必须物理上分开。你想想看，如果把一根细弱的反馈线，贴着大电流的功率回路走，那反馈信号上会叠加多少噪声？我见过一个案例，工程师把反馈电阻放在了变压器正下方，结果纹波直接飙到100mV以上，怎么调环路都没用。后来把反馈回路挪到板边，远离变压器，纹波立马降到了30mV。

我的具体做法是：

分区布局：把PCB板面一分为二。一边是功率区（大电容、MOSFET、变压器、谐振电感），另一边是控制区（控制IC、反馈网络、光耦）。中间留出至少3-5mm的物理隔离带。
走线方向：功率回路的走线，尽量短、粗、直。敏感回路的走线，尽量远离功率回路，并且可以包地处理。
避免平行：功率线和敏感线，绝对不要长距离平行走线。如果必须交叉，那就垂直交叉，把耦合降到最低。

核心原则：功率回路是“发射源”，敏感回路是“接收器”。物理距离，是抑制耦合最有效的手段。

说到采样，就不得不提Kelvin连接法。这名字听着挺唬人，其实原理很简单：把采样线和功率线分开走，让采样点直接落在被测元件的两端，而不是共享一段功率走线。

为什么要这么做？因为功率走线上有电流，有电流就有压降。如果你把采样点放在功率走线的中间，那采样到的电压，除了元件本身的压降，还多了一段走线上的压降。这个误差，在低压大电流的LLC输出端，尤其致命。

举个例子：

假设输出电流是10A，输出电容到负载的走线电阻是5mΩ。如果你把采样点放在输出电容的正极，那采样到的电压，会比负载端的实际电压高50mV。这50mV，就是纹波的一部分，而且会随着负载变化而变化。

我个人的习惯是，在输出电容和负载之间，专门拉两条细线（Kelvin线），直接连接到反馈分压电阻的顶端。这两条线不走电流，只传电压信号，所以几乎没有压降。这样采样到的电压，才是真正的输出电压。

技巧：Kelvin线要尽量短，并且远离功率回路。可以在输出电容的正负极，各引出一个焊盘，专门用来焊接Kelvin线。

地，是所有信号的参考点。一个干净、低阻抗的地平面，是抑制纹波的基石。我见过不少新手，为了省事，把地线画得跟蜘蛛网似的，结果整个板子到处都是地环路，噪声满天飞。

我的地平面设计原则：

完整地平面：至少保证一层完整的地铜皮，不要被走线或过孔割裂成孤岛。地平面越完整，阻抗越低，对噪声的抑制能力越强。
单点接地 vs 多点接地：对于LLC电源，我建议采用星形接地。也就是所有功率地（大电容、MOSFET源极、变压器中心抽头）先汇聚到一个点，然后从这个点再拉一根粗线到系统地。控制地（控制IC、反馈网络）单独走线，也汇聚到同一个点。这样能有效避免功率电流串扰到控制电路。
过孔设计：过孔是连接不同层地平面的桥梁。但过孔本身有寄生电感，如果处理不好，反而会引入噪声。

关于过孔，我有几个经验：

多打孔：在功率回路的关键节点（比如MOSFET源极、输出电容负极），多打几个过孔，并联降低寄生电感。我一般至少打4个，甚至8个。
就近打孔：过孔要尽量靠近元件的接地焊盘，不要绕远路。绕远了，寄生电感就大了。
避免“孤岛”：如果地平面被分割成几块，一定要用足够多的过孔把它们连接起来。我曾经在一个项目里，发现地平面被一条信号线割断了，结果那个区域的噪声特别大。后来补了十几个过孔，问题就解决了。

注意：过孔不是万能的。过孔越多，寄生电容也越大，可能会影响高频信号的特性。所以，在敏感信号（比如反馈网络）附近，不要打太多过孔，以免引入额外的寄生参数。

最后，我分享一个真实的案例。之前做一款48V转12V的LLC电源，输出纹波一直有80mV左右，怎么调都下不去。后来我仔细检查了PCB布局，发现了几个问题：

针对这些问题，我做了以下修改：

修改后，纹波直接从80mV降到了15mV。你看，有时候问题并不复杂，就是布局上的几个小细节。但就是这些小细节，决定了最终的性能。

好了，关于PCB布局优化，我就讲这么多。记住，布局是设计的一部分，不是画完原理图就完事了。多花点心思在布局上，你的电源会回报你的。