3、IO规划与pad布局：IO pad的类型与功能，电源pad与信号pad的布局策略，IO环的设计原则，多电压域IO规划
好，咱们今天聊聊IO规划和pad布局。这块儿说实话，是芯片后端设计里最容易出问题的地方之一。我见过不少项目，核心逻辑跑得飞快，结果IO环上出了岔子，整个芯片直接废掉。所以，这一章咱们得好好掰扯掰扯。
3.1 IO pad的类型与功能
先说说pad是什么。说白了，pad就是芯片和外界沟通的“嘴巴”和“耳朵”。芯片内部那些精细的信号，要通过pad才能跟PCB板上的其他器件打交道。
我个人习惯把pad分成三大类：
- 信号pad：负责传输数据、地址、控制信号。比如GPIO、DDR接口、SPI接口这些。
- 电源pad：给芯片供电用的。VDD和VSS pad都属于这一类。
- 特殊功能pad：比如时钟输入、复位、测试模式选择、模拟信号输入等。
你可能会问，为什么要把pad分这么细？嗯，这里有个坑。不同类型的pad，它们的物理结构和电气特性差别很大。比如信号pad通常需要ESD保护结构，而电源pad则更关注电流承载能力。我在项目中遇到过有人把电源pad当信号pad用，结果芯片一上电，pad直接烧了。
关键点：每种pad都有其特定的设计目标和约束。信号pad关注信号完整性，电源pad关注电流密度和IR drop，特殊功能pad则各有各的讲究。
3.2 电源pad与信号pad的布局策略
布局策略这块，我总结了一个原则：电源pad要均匀分布，信号pad要按功能分组。
为什么电源pad要均匀分布？你想想看，芯片内部供电网络就像一张大网，如果电源pad都挤在一边，那远处的模块供电就会不足，IR drop会非常严重。我建议每隔一定距离就放一对VDD/VSS pad，保证整个芯片的供电均匀。
信号pad的布局就更有讲究了。我个人习惯：
- 高速信号：尽量放在一起，并且远离噪声源。比如DDR接口的pad，我会把它们集中放在芯片的一侧，并且用电源pad把它们包围起来，起到隔离作用。
- 模拟信号：必须远离数字信号pad。模拟信号对噪声极其敏感，哪怕一点点串扰都会导致性能下降。我曾经在一个混合信号芯片里，把模拟pad和数字pad混在一起，结果ADC的ENOB直接掉了2个bit，后来重新布局才解决。
- 控制信号：可以分散布局，但要保证时序收敛。
小技巧：在布局阶段，可以先画一个IO环的草图，把每个pad的功能、电流需求、噪声敏感度都标出来。这样后面做详细布局时，心里就有数了。
3.3 IO环的设计原则
IO环，就是芯片四周那一圈pad组成的环。设计IO环时，有几个原则必须遵守：
- 对称性：IO环最好是对称的。这样供电均匀，信号路径也一致。不对称的IO环容易导致时序偏差。
- 电源pad优先：先放电源pad，再放信号pad。电源pad的位置决定了整个芯片的供电质量。
- 预留空间：IO环上要留一些空位，方便后期调整。我一般会预留10%-15%的空pad位置。
- ESD保护：每个信号pad旁边都要有对应的ESD保护结构。这个不能省，省了就是给自己挖坑。
我记得有一次，一个项目为了省面积，把IO环上的ESD结构去掉了几个。结果流片回来，芯片在测试时一插拔就坏，最后只能重新改版，损失惨重。
避坑指南：我曾经在IO环设计时忽略了pad之间的间距要求，结果导致相邻pad之间出现短路。后来我学乖了，每次做完IO环布局，都会用DRC检查一遍pad间距。
3.4 多电压域IO规划
现在的芯片越来越复杂，一个芯片里可能有多个电压域。比如核心逻辑用0.9V，IO接口用1.8V，模拟部分用3.3V。这就给IO规划带来了新的挑战。
多电压域IO规划的核心问题有两个：
- 电平转换：不同电压域之间的信号需要电平转换器（Level Shifter）。这些转换器通常放在IO环附近，或者直接集成在pad里。
- 电源隔离：不同电压域的电源pad必须分开，不能共用。否则会出现电流倒灌，烧毁芯片。
我个人的做法是：
- 每个电压域单独分配一组电源pad，并且用物理隔离带（比如深阱隔离）把它们隔开。
- 在IO环上，不同电压域的pad之间至少留2-3个空pad位置，防止串扰。
- 电平转换器尽量靠近接收端的pad，减少信号路径长度。
举个例子，我之前做过一个芯片，有1.2V和3.3V两个电压域。1.2V的pad集中在芯片左侧，3.3V的pad集中在右侧，中间用一组空pad隔开。这样既保证了供电独立，又避免了信号干扰。
总结一下：多电压域IO规划，说白了就是“分而治之”。每个电压域独立供电、独立布局，然后通过电平转换器沟通。别想着省事，省事的结果就是芯片不工作。
好了，这一章的内容就这些。IO规划看似简单，但细节很多。你想想看，一个芯片几百个pad，每个pad的位置、功能、电气特性都要考虑周全，稍有不慎就会出问题。下一章咱们聊聊时钟树综合，那又是另一个大坑了。