1. 布线算法概述：什么是布线？布线的目标与挑战，布线在EDA流程中的位置

大家好，我是你们的讲师。今天咱们正式开始聊布线。说实话，在EDA这个圈子里摸爬滚打这么多年，我觉得布线是最有「烟火气」的一个环节。为什么这么说？因为前面那些综合、布局，说白了都是在「画蓝图」，而布线才是真正把芯片里的每一根线都「焊」上去的过程。

1.1 什么是布线？

布线，英文叫Routing。简单来说，就是把芯片上那些已经摆好的标准单元、宏单元、IO Pad，用金属导线连起来。你想想看，一个芯片里可能有几千万甚至几十亿个晶体管，它们之间要通信、要传数据、要供电，全靠这些细细的金属线。

我个人习惯把布线比作「在拥挤的城市里修路」。布局阶段已经把房子（单元）盖好了，现在要做的就是规划道路，让信号能从一个房子跑到另一个房子。而且这些路不能乱修，得遵守交通规则——也就是设计规则。

1.2 布线的目标

布线的目标其实很明确，我总结了三个核心点：

• 连通性（Connectivity）：这是底线。所有需要连的线必须连上，不能有开路，也不能有短路。我在项目中遇到过，有一次因为一个电源网络的短路，整个芯片的功耗直接翻了三倍，查了整整两天才找到问题。
• 时序收敛（Timing Closure）：线连上了还不够，信号得在规定时间内到达。你想想看，如果一条路径上的线绕了太远，信号延迟太大，芯片就跑不到目标频率了。
• 可制造性（Manufacturability）：线不能太细、间距不能太小，否则流片的时候良率会很低。嗯，这里要注意，有些新手工程师只盯着时序，结果画出来的线根本做不出来。

1.3 布线的挑战

说实话，布线是整个EDA流程中最头疼的环节之一。为什么？因为资源有限，需求无限。

我给大家列几个常见的「坑」：

挑战	具体表现	我曾经...
拥塞（Congestion）	局部区域线太多，挤不下了	曾经有个项目，布线拥塞率高达120%，工具直接罢工了
天线效应	长线在刻蚀时积累电荷，击穿栅氧	曾经因为没处理好天线效应，流片回来一批芯片全废了
串扰（Crosstalk）	相邻线之间互相干扰，信号跳变异常	曾经调试一个高频接口，发现数据总是不对，最后发现是串扰导致的
绕线过长	为了避开障碍，线绕了很远	曾经有个关键路径，绕线长度是直线距离的5倍，时序根本收不拢

1.4 布线在EDA流程中的位置

咱们来看看布线在整个EDA流程里到底排老几。我习惯把流程分成三段：

1. 前端设计：RTL编码、功能验证、逻辑综合。这一步把行为级描述转成门级网表。
2. 后端实现：布局（Placement）、时钟树综合（CTS）、布线（Routing）。这一步把门级网表转成物理版图。
3. 签核验证：DRC/LVS检查、时序签核、功耗分析。这一步确认版图没问题，可以送去流片了。

布线就卡在「后端实现」的最后一步。说白了，前面所有的工作，最终都要通过布线来落地。如果布线搞不定，前面做得再好也是白搭。

1.5 布线的输入与输出

布线工具到底需要什么？又产出什么？我给大家列个清单：

• 输入：
  • 布局后的网表（DEF文件）
  • 工艺库文件（LEF文件）
  • 时序约束（SDC文件）
  • 设计规则（DRC规则文件）
• 输出：
  • 布线后的版图（GDSII文件）
  • 寄生参数文件（SPEF文件）——用于后续的时序和功耗分析
  • 布线报告（拥塞报告、违规报告等）

这里有个小细节：寄生参数文件特别重要。因为布线之后，每根线都有电阻和电容，这些寄生参数会直接影响时序。我见过有人布线完了直接跳过寄生提取就去跑时序，结果时序分析结果跟实际差了30%以上。

1.6 布线算法的分类

布线算法有很多种，但主流的分法就两类：

• 迷宫算法（Maze Routing）：经典算法，像走迷宫一样找最短路径。优点是能找到最优解，缺点是慢。适合小规模设计。
• 线搜索算法（Line Search）：基于几何的快速算法。速度快，但可能找不到最优解。适合大规模设计。

现代EDA工具通常会把两者结合起来。先用线搜索算法快速布大部分线，遇到难布的网络再切换到迷宫算法精细处理。说白了，就是「先粗后精」的策略。

好，这一章就到这里。下一章咱们深入聊聊拥塞问题——为什么会出现拥塞？怎么提前发现？怎么解决？到时候见。