1、综合工具概述：什么是逻辑综合、综合在数字IC设计流程中的位置、主流综合工具介绍

各位同学，咱们今天聊聊综合工具。说实话，我刚入行那会儿，觉得综合就是个“黑盒子”——RTL代码扔进去，网表吐出来，中间发生了什么完全不知道。后来踩了不少坑才明白，理解综合的本质，是每个数字IC工程师的必修课。

1.1 什么是逻辑综合？

逻辑综合，说白了就是把你的硬件描述语言（Verilog/VHDL）翻译成门级网表的过程。你写的是行为级的代码，比如 assign c = a & b;，综合工具会把它映射成具体的与门、或门、触发器这些标准单元。

我习惯把综合比作“翻译官”——它把你的设计意图，翻译成芯片制造厂能看懂的语言。这个翻译过程不是简单的逐字翻译，而是要做优化、做权衡。

举个例子，你写了个 if (sel) y = a + b; else y = a - b;，综合工具会先把它转成加法器和减法器的组合，然后优化——如果发现 a 和 b 有特殊关系，可能会复用加法器，减少面积。嗯，这里要注意，优化程度取决于你给的约束。

1.2 综合在数字IC设计流程中的位置

综合在整个设计流程里，处于“承上启下”的位置。我画个简单的流程给你看：

RTL设计 → 功能仿真 → 逻辑综合 → 形式验证 → 布局布线 → 后仿真 → 流片

综合之前，你还在做功能验证，确保逻辑正确。综合之后，你得到的是带时序信息的网表，可以开始做静态时序分析（STA）和布局布线了。

我在项目中遇到过一件事：有个同事RTL仿真跑得完美，但综合后时序一塌糊涂。为什么？因为他写的代码风格太差，综合工具优化不了。你想想看，综合工具不是万能的，它只能优化它“看得懂”的结构。

1.3 主流综合工具介绍

市面上主流的综合工具，我按使用场景分两类：商业工具和开源工具。

工具名称	厂商	特点	适用场景
Design Compiler (DC)	Synopsys	业界标准，功能强大，支持最先进工艺	大规模ASIC设计
Genus	Cadence	与DC竞争，界面友好，脚本灵活	中大型设计
Yosys	开源社区	免费，支持Verilog，可定制	FPGA设计、教学、小规模芯片
Precision RTL	Mentor (Siemens)	与FPGA工具集成好	FPGA原型验证

1.3.1 Design Compiler（DC）

DC是综合工具里的“老大哥”。我刚开始学综合时，用的就是DC。它的脚本语言是Tcl，上手有点门槛，但用熟了会发现非常灵活。

一个典型的DC综合脚本长这样：

# 读取设计
read_verilog my_design.v
# 设置顶层模块
current_design top
# 链接库
link
# 设置约束
create_clock -period 10 [get_ports clk]
set_input_delay 2 [all_inputs]
set_output_delay 2 [all_outputs]
# 综合
compile_ultra
# 输出网表
write -f verilog -o my_design_synth.v
# 输出时序报告
report_timing > timing.rpt

我个人习惯用 compile_ultra 而不是 compile，因为前者会做更激进的优化，比如寄存器重定时（retiming）。但要注意，优化越激进，运行时间越长。

1.3.2 Yosys

Yosys是开源界的明星。如果你做FPGA设计或者小规模芯片，Yosys完全够用。它的语法和DC不太一样，但核心思想相通。

Yosys的典型用法：

# 读取设计
read_verilog my_design.v
# 层次化展开
hierarchy -check -top top
# 预处理
proc
# 优化
opt
# 映射到标准单元
techmap
# 输出网表
write_verilog my_design_synth.v

Yosys有个好处——你可以看到每一步的中间结果。比如 show 命令能图形化显示电路结构，对学习综合原理特别有帮助。

我记得有一次，我用Yosys综合一个简单的计数器，发现它把 always @(posedge clk) 里的 if 语句优化成了MUX结构。嗯，这就是综合工具在做“状态机编码”和“逻辑优化”。

1.3.3 如何选择？

我的建议是：

• 做ASIC流片：用DC或Genus，它们有完整的工艺库支持和时序分析能力
• 做FPGA原型：用Yosys或Vivado自带的综合工具
• 学习综合原理：用Yosys，免费且透明

你想想看，如果你只是学学综合概念，没必要花几百万买DC license。Yosys配合一个开源的标准单元库（比如SkyWater 130nm），就能跑通整个流程。

好了，这一章就聊到这儿。下一章咱们深入讲讲综合约束怎么写——那可是决定你芯片能不能跑起来的关键。