3、电源管理单元(PMU)解析：PMIC架构、电压调节模式、电源轨分配
好，咱们进入第三讲。这一讲我打算把8155的电源管理单元（PMU）彻底拆开揉碎了讲。你可能会觉得，电源管理嘛，不就是供电吗？其实没那么简单。我当年第一次接触高通平台时，就被PMIC的复杂程度吓了一跳——一个指甲盖大小的芯片，里面集成了十几个LDO和DCDC，每个输出都要仔细核对电压和负载能力。稍有不慎，系统就会莫名其妙重启。
说白了，PMU就是整个SoC的“心脏”和“血管”。心脏跳得稳不稳，血管供血足不足，直接决定了芯片能不能跑得欢、跑得久。咱们今天就从三个维度来解剖它：PMIC的硬件架构、电压调节模式、以及电源轨的分配策略。
3.1 PMIC架构：不止是“供电”那么简单
高通8155配套的PMIC，通常是PM8150系列（或者更具体的PM8150B、PM8150L等组合）。我习惯把它看作一个“多路输出、可编程、带监控”的微型电源系统。
它的核心架构包含这几部分：
- 主控接口：通过SPMI总线与SoC通信。SoC可以动态调整输出电压、使能/关闭某一路电源。
- DCDC转换器：负责大电流、高效率的供电。比如CPU核心、GPU、DDR这些“电老虎”。
- LDO稳压器：负责低噪声、小电流的供电。比如PLL、模拟电路、IO接口。噪声要求极高。
- 电池充电管理：集成充电路径，支持快充协议（QC4+、PD等）。
- 监控与保护：包括过压、欠压、过流、过温保护，以及ADC采样。
重点：PMIC内部其实是一个“多芯片封装”。我拆过几块8155的开发板，发现PMIC下面还藏着几颗小die，分别负责不同功能。这种设计的好处是——各模块工艺可以独立优化。比如DCDC用高压工艺，LDO用低噪声工艺。
嗯，这里要注意：PMIC的散热设计经常被忽略。我遇到过一块板子，PMIC温度飙到110°C，导致DCDC自动降频，CPU供电不足，系统卡顿。后来发现是PCB铜皮散热面积不够。所以，做layout时，PMIC底下一定要铺地铜皮，打满过孔。
3.2 电压调节模式：DCDC vs LDO，怎么选？
PMIC内部有两种核心的电压调节方式：开关模式（DCDC）和线性模式（LDO）。它们的区别，我直接用一张表说清楚：
| 特性 | DCDC（降压型） | LDO |
|---|---|---|
| 效率 | 85%~95%（重载时） | 取决于压差，压差大效率低 |
| 输出纹波 | 较大（10~50mVpp） | 极小（<1mVpp） |
| 负载能力 | 可达数安培 | 一般<500mA |
| PCB面积 | 需要电感和电容，面积大 | 只需电容，面积小 |
| 适用场景 | CPU、GPU、DDR、大电流IO | PLL、RF、模拟电路、小电流IO |
我个人习惯这样选型：电流超过200mA，优先用DCDC；低于100mA且对噪声敏感，用LDO。中间那100~200mA的灰色地带，就得看具体功耗预算和噪声要求了。
举个例子：8155的DDR供电（VDDQ）通常用DCDC，因为电流高达1.5A以上。而DDR的PLL供电（VDD_PLL）必须用LDO，因为哪怕10mV的纹波，都可能导致DDR训练失败。我踩过这个坑——有一次为了省成本，把PLL供电改成了DCDC，结果DDR跑不到标称频率，查了三天才发现是纹波问题。
小技巧：PMIC的DCDC通常支持“自动PFM/PWM切换”。轻载时进入PFM模式（脉冲频率调制），效率更高；重载时切回PWM模式（脉冲宽度调制），纹波更小。我建议在系统休眠时强制PMIC进入PFM模式，能省下不少功耗。
3.3 电源轨分配：谁该吃“细粮”，谁该吃“粗粮”？
8155的电源轨，我粗略数了一下，大概有20~30路。每一路都有特定的电压和负载要求。分配不合理，轻则功耗高，重则系统不稳定。
我把它们分成三类：
- 核心供电轨（VDD_CORE、VDD_GPU、VDD_DDR）：电压可调（0.6V~1.1V），电流大。必须用DCDC，且要支持动态调压（DVFS）。
- IO供电轨（VDD_IO_1P8、VDD_IO_3P3）：固定电压，电流中等。可以用DCDC，也可以用LDO。我建议用DCDC，因为效率高。
- 模拟/射频供电轨（VDD_PLL、VDD_RF、VDD_ADC）：电压固定，电流极小（<50mA）。必须用LDO，且要远离数字噪声。
这里有个关键点：电源轨的“上电时序”。8155要求核心供电先上，IO供电后上，否则IO引脚可能处于不确定状态，导致漏电甚至闩锁。我曾经在项目中遇到过：因为PMIC的使能信号顺序没配好，导致VDD_IO比VDD_CORE早到了几十毫秒，结果芯片内部IO buffer烧了。嗯，那一次教训深刻。
警告：千万不要把模拟供电轨和数字供电轨共用一个LDO输出。数字电路的高频开关噪声会通过电源耦合到模拟电路，导致RF性能下降、ADC精度变差。我见过有人为了省一路LDO，把PLL和GPIO的供电并在一起，结果WIFI灵敏度掉了5dBm。
最后，我分享一个实际项目中的电源轨分配表（简化版），供你参考：
| 电源轨名称 | 电压 | 最大电流 | 调节方式 | 备注 |
|---|---|---|---|---|
| VDD_CORE | 0.6~1.0V | 5A | DCDC | 支持DVFS |
| VDD_GPU | 0.6~0.9V | 3A | DCDC | 支持DVFS |
| VDD_DDR | 1.1V | 1.5A | DCDC | 固定电压 |
| VDD_IO_1P8 | 1.8V | 500mA | DCDC | 固定电压 |
| VDD_PLL | 1.8V | 50mA | LDO | 低噪声 |
| VDD_RF | 1.2V | 100mA | LDO | 低噪声 |
好了，这一讲就到这里。总结一下：PMIC架构决定了供电能力，电压调节模式决定了效率和噪声，电源轨分配决定了系统稳定性。下一讲，咱们聊聊动态电压频率调整（DVFS）——这可是功耗优化的核心手段。