第三章 多核架构详解：TC3xx的6核/3核配置、核心间互联与资源分区
好，咱们进入正题。这一章我打算把TC3xx的多核架构掰开揉碎了讲清楚。你可能会问，不就是几个核拼在一起吗？其实没那么简单。我当年第一次拿到TC397的数据手册时，看到那复杂的互联矩阵，说实话，头有点大。
3.1 核心配置：6核与3核的玄机
TC3xx家族里，最典型的就是6核和3核两种配置。以TC397为例，它拥有6个独立的CPU核心。但注意，这6个核并不是完全平等的。
核心类型划分：
- CPU0 - CPU3：通用计算核心，跑主应用逻辑
- CPU4：通常用于锁步模式（Lockstep），做安全冗余
- CPU5：可以独立运行，也可以作为性能加速器
我个人习惯把CPU0叫做“老大核”。为什么？因为系统启动时，CPU0第一个跑起来，负责初始化整个系统。其他核心都得等CPU0发号施令。
3核配置呢？说白了就是6核的“精简版”。比如TC364，只有3个核。但你别小看它，该有的互联机制一个不少。我在一个电机控制项目里用过TC364，3个核分工明确：一个跑控制算法，一个跑通信协议栈，一个做安全监控，刚刚好。
| 型号 | 核心数 | 典型应用 |
|---|---|---|
| TC397 | 6 | 域控制器、ADAS |
| TC364 | 3 | 电机控制、BMS |
| TC212 | 2 | 网关、T-Box |
3.2 核心间互联：SRI、SPB、LMB
多核架构的核心问题是什么？是数据怎么在核之间高效、安全地传递。TC3xx用了三种总线来解决这个问题。
3.2.1 SRI（系统资源互联）
SRI是主干道，连接所有核心和共享资源（比如Flash、SRAM）。它是个64位的总线矩阵，带宽很高。我做过一个测试，CPU0往共享内存写数据，CPU1几乎零延迟就能读到——前提是没有总线冲突。
避坑指南：我曾经在一个项目中，所有核心都疯狂访问同一个共享内存区域，结果总线仲裁成了瓶颈。后来我把数据分区存放，性能提升了30%。记住，SRI虽然快，但不是无限的。
3.2.2 SPB（外设互联总线）
SPB是32位的总线，专门连接各种外设（CAN、LIN、SPI、I2C等）。它比SRI慢，但够用。为什么分开？你想想看，如果外设和内存抢同一条总线，那不乱套了？
SPB上有个好东西——分布式DMA。外设数据可以直接通过DMA送到内存，CPU完全不用管。我习惯把SPB上的外设访问都交给DMA，CPU只负责算数据。
3.2.3 LMB（本地内存总线）
LMB是每个核心私有的“小高速路”。每个核都有自己的本地内存（Local Memory），通过LMB访问，延迟极低。这玩意儿在多核编程里特别重要。
注意：LMB上的数据只有本核能直接访问。其他核想读？得走SRI。所以，如果你把关键数据放在本地内存里，其他核访问时会有额外延迟。我见过有人把全局变量误放到本地内存，结果多核通信出了大问题。
3.3 资源分区与共享
多核编程最头疼的是什么？资源冲突。TC3xx提供了硬件级别的资源分区机制，帮你从根源上解决问题。
3.3.1 资源分区（Resource Partitioning）
每个核心可以拥有自己的“专属领地”。比如，CPU0独占某块SRAM，CPU1独占另一块。硬件会保证，CPU1绝对写不到CPU0的领地。
// 伪代码示例：配置资源分区
// 将SRAM区域0x70000000-0x7000FFFF分配给CPU0
ResourcePartition_Assign(CPU0, SRAM_BLOCK_0, ACCESS_READ_WRITE);
// 将SRAM区域0x70010000-0x7001FFFF分配给CPU1
ResourcePartition_Assign(CPU1, SRAM_BLOCK_1, ACCESS_READ_WRITE);这样做的好处是什么？安全。ASIL-D级别的系统里，不同安全等级的功能必须隔离。我做过一个项目，把ASIL-B和ASIL-D的功能分到不同分区，认证一次过。
3.3.2 共享资源与同步
当然，有些资源必须共享。比如全局变量、消息队列。这时候就需要同步机制了。
- 自旋锁（Spinlock）：轻量级，适合短时间锁定
- 信号量（Semaphore）：适合任务级同步
- 硬件比较-交换（CMPXCHG）：原子操作，无锁编程的基础
我的经验：能用无锁编程就别用锁。锁会带来优先级反转、死锁等问题。我一般用原子操作+环形缓冲区来实现核间通信，效率极高。
3.3.3 核间中断（IPI）
有时候，一个核需要通知另一个核“数据准备好了”。这时候就用核间中断。TC3xx的IPI机制很灵活，每个核可以给其他任意核发中断。
// 示例：CPU0向CPU1发送中断
// 设置IPI触发寄存器
IfxCpu_triggerInterrupt(1, IFXCPU_INTERRUPT_SRC_SW);嗯，这里要注意：IPI中断服务函数要尽量短。我见过有人把复杂计算放在IPI中断里，结果导致其他核响应延迟。IPI只适合做“通知”，具体工作交给任务去做。
3.4 多核启动流程
最后聊聊启动。TC3xx的启动顺序是固定的：
- CPU0：从BootROM启动，初始化时钟、PLL、内存控制器
- CPU1-CPU5：CPU0通过启动向量（Boot Vector）唤醒其他核
- 每个核独立运行自己的启动代码
我遇到过一个问题：CPU1启动时，CPU0还在初始化某个外设。结果CPU1去访问那个外设，直接挂死。解决方案很简单：CPU0设置一个“初始化完成”标志，其他核等标志置位后再访问共享资源。
小技巧：在启动代码里加一个“同步屏障”（Barrier）。所有核都到达屏障点后，才继续往下执行。这样能避免很多竞态问题。
好了，这一章的内容就这些。多核架构是TC3xx的精华，理解透了，后面的编程就顺风顺水。下一章我们聊聊具体怎么在多核上分配任务，以及如何避免那些常见的坑。