第1章 ADC基础概念

1. ADC基础概念：ADC工作原理、分辨率与采样率、量化误差与信噪比

各位同学，咱们今天聊聊ADC。模数转换器，说白了就是把模拟世界里的电压、电流这些连续信号，翻译成数字芯片能认的0和1。我做了这么多年嵌入式，ADC这块坑确实不少，但搞懂了基础，后面写驱动就顺了。

ADC怎么工作的？我习惯用一个比喻：你拿一把尺子去量一杯水的深度。尺子上的刻度是离散的，但水位是连续的。ADC就是这把尺子，它每隔一段时间去“量”一下输入电压，然后告诉你一个数字。

常见的ADC架构有好几种，咱们先看最经典的逐次逼近型（SAR ADC）。

逐次逼近型ADC工作流程：

举个例子，一个3位的SAR ADC，输入电压是3.3V的62.5%。它会先猜中间值50%（3.3V的一半），发现小了，就往上猜75%...最后得到101这个二进制数。嗯，这个过程有点像玩“猜数字”游戏，每次缩小一半范围。

我在项目中遇到过一个问题：采样保持电路的建立时间不够，导致高速采样时精度下降。后来查了芯片手册才发现，输入信号源阻抗太高了。你想想看，ADC内部采样电容还没充满，就开始转换了，结果能准吗？

分辨率，就是ADC能分辨的最小电压变化。说白了，就是尺子上最小刻度是多少。

公式很简单：LSB = Vref / 2^N。N就是分辨率位数。我建议你把这个公式刻在脑子里，因为后面算误差、算噪声都离不开它。

我的经验：别盲目追求高分辨率。12位ADC在很多工业场景下已经够用了。我曾经为了省事直接上了16位ADC，结果电源噪声、PCB布局的问题全暴露出来了，最后反而花了更多时间去滤波。有时候，10位ADC配合好的硬件设计，比16位ADC配烂设计强得多。

采样率，就是ADC每秒采多少次样。单位是SPS（Samples Per Second）。

这里有个铁律——奈奎斯特采样定理：采样率必须大于信号最高频率的两倍。否则会出现混叠，也就是高频信号伪装成低频信号混进来。

举个例子，你要采集一个1kHz的正弦波，采样率至少得2kHz以上。但实际工程中，我一般留3-5倍的余量。为什么？因为抗混叠滤波器不是理想砖墙，过渡带需要空间。

避坑指南：我曾经在一个电机电流检测项目里，采样率只设了2.5倍信号频率。结果FFT分析时发现一堆莫名其妙的低频分量，查了两天才发现是混叠。从那以后，我每次设计ADC采样系统，第一件事就是算清楚采样率和抗混叠滤波器的截止频率。

量化误差，是ADC天生带出来的毛病。因为模拟信号是连续的，但数字输出是离散的。你想想看，3.3V参考电压下，8位ADC的LSB是12.89mV。输入电压3.295V和3.300V，输出都是255（假设是满量程）。这中间的差值，就是量化误差。

量化误差的范围是 ±0.5 LSB。这是理论最小值，实际中还会更大。

量化误差计算公式：

量化误差 = 输入电压 - (数字输出 × LSB)
最大量化误差 = ±LSB/2

我习惯把量化误差看作“数字世界的舍入误差”。就像你用整数表示小数，总会有损失。但好消息是，这个误差可以通过提高分辨率来减小。每增加1位分辨率，量化误差减半。

信噪比，就是信号功率和噪声功率的比值，单位是dB。ADC的信噪比主要受量化噪声限制。

理想ADC的最大信噪比公式：

SNR_max = 6.02 × N + 1.76 (dB)

其中N是分辨率位数。12位ADC的理论SNR是74dB，16位是98dB。但实际芯片手册上写的SNR通常比这个低，因为还有热噪声、时钟抖动、电源噪声等非理想因素。

你看，实际值和理论值差不少。我建议选型时，别只看分辨率，一定要看数据手册里的SNR和ENOB（有效位数）。ENOB才是ADC真实能用的位数。

我的习惯：拿到一个新ADC芯片，我会先测它的SNR。方法很简单：输入一个干净的直流电压，采集一堆数据，算标准差。标准差除以LSB，就是有效噪声。如果测出来比手册差很多，那就要检查电源、参考电压和PCB布局了。

好了，咱们捋一下。ADC把模拟信号变成数字信号，分辨率决定了精度，采样率决定了能处理的信号频率，量化误差是不可避免的代价，信噪比衡量了信号质量。

实际项目中，这四个参数是互相制约的。高分辨率往往意味着低采样率（因为转换时间变长），高采样率会引入更多噪声。我见过不少新手，上来就要16位、1MSPS的ADC，结果发现噪声大得没法用。其实，搞清楚你的信号特征，选一个平衡的方案，才是正道。

下一章，咱们会深入ADC的硬件设计，包括参考电压、输入阻抗、抗混叠滤波器这些实战内容。到时候我会分享更多踩过的坑，你们准备好笔记本。