3、Layout核心原则：寄生电感、电容、电阻对GaN开关的影响
各位工程师朋友，咱们今天聊点实在的。GaN器件和传统Si MOSFET最大的区别在哪？说白了，就是开关速度太快了。快到你PCB上那几毫米的走线，都会变成一个大问题。
我记得刚接触GaN项目那会儿，第一版板子打样回来，一上电就炸管。查了半天，最后发现就是走线长了那么几毫米，寄生电感把电压尖峰推到了器件的极限之上。嗯，从那以后，我对寄生参数就再也不敢马虎了。
3.1 寄生电感：GaN开关的“头号杀手”
为什么说寄生电感是头号杀手？你想想看，GaN的开关速度是纳秒级的。di/dt轻松就能到几A/ns甚至几十A/ns。根据公式 V = L * di/dt，哪怕只有1nH的寄生电感，在10A/ns的电流变化率下，也会产生10V的电压尖峰。
核心公式： V_overshoot = L_parasitic × di/dt
对于GaN器件，di/dt通常在 5-20 A/ns 范围内。
我在项目中遇到过最典型的情况：高频DC-DC转换器，开关节点振铃幅度高达30V，直接把GaN FET的栅极击穿了。后来把功率回路面积缩小了40%，振铃直接降到了8V以下。
3.1.1 关键回路：功率回路与驱动回路
布局时，我们要重点关注两个回路：
- 功率回路： 从输入电容 → 上管GaN → 下管GaN → 返回输入电容。这个回路面积必须最小化。
- 驱动回路： 从驱动器 → GaN栅极 → GaN源极 → 返回驱动器。这个回路同样要短。
我个人习惯，功率回路的走线长度控制在5mm以内。超过这个数，你就得小心了。
实战技巧： 把输入电容紧贴着GaN FET的漏极和源极放置。我通常会在PCB的同一层放置，避免用过孔增加额外的寄生电感。
3.2 寄生电容：影响开关速度与EMI
寄生电容的影响，很多人容易忽略。它主要来自两个方面：
- PCB走线之间的耦合电容： 相邻走线距离太近，就会形成寄生电容。
- 器件自身的寄生电容： GaN FET的Cgs、Cgd、Cds。
寄生电容会带来什么问题？最直接的就是开关损耗增加。你想想看，每次开关动作，都要给这些寄生电容充放电。频率越高，损耗越大。
另外，寄生电容还会形成耦合路径。我在一个电机驱动项目里，就是因为驱动信号和功率走线平行走了2cm，结果驱动信号上耦合了巨大的噪声，导致误触发。后来把走线间距拉开到3倍线宽，问题就解决了。
注意： GaN的栅极驱动电压范围很窄（通常-10V到+7V），寄生电容耦合过来的噪声很容易超过这个范围，导致器件损坏。
3.2.1 如何控制寄生电容？
| 设计要点 | 具体做法 | 效果 |
|---|---|---|
| 走线间距 | 高dv/dt节点之间保持3倍线宽以上 | 减少耦合电容 |
| 屏蔽层 | 关键信号两侧加地线屏蔽 | 降低串扰 |
| 层叠结构 | 功率层和信号层之间用地层隔离 | 减少层间耦合 |
| 焊盘设计 | 避免大面积铜皮直接连接高dv/dt节点 | 降低对地寄生电容 |
3.3 寄生电阻：被低估的损耗来源
寄生电阻，说白了就是走线和过孔的电阻。对于GaN来说，虽然它的导通电阻Rds(on)已经很低了（几毫欧到几十毫欧），但PCB走线的电阻如果控制不好，就会成为额外的损耗来源。
我曾经做过一个计算：在100A的电流下，1mΩ的走线电阻就会产生10W的损耗。这可不是小数目。
3.3.1 铜箔厚度与线宽的选择
对于大电流路径，我建议：
- 使用2oz或更厚的铜箔（标准是1oz）
- 线宽按每安培1mm的经验值来估算（对于1oz铜箔）
- 如果空间允许，使用铜皮填充而非走线
经验数据： 1oz铜箔，10mm宽的走线，在100A电流下，每厘米长度的电阻约为0.05mΩ，压降约5mV。
3.4 三种寄生参数的协同效应
实际工作中，这三种寄生参数不是孤立存在的。它们会相互影响，产生更复杂的问题。
举个例子：寄生电感和寄生电容会形成LC谐振回路。开关节点处的振铃频率就是由这个LC决定的。振铃频率越高，EMI问题越严重。
我记得有个项目，开关节点振铃频率达到了200MHz。这个频率的谐波正好落在FM广播频段，导致产品无法通过EMC测试。后来通过优化布局，把寄生电感从3nH降到了1nH，振铃频率推高到了350MHz，问题就解决了。
我的建议： 在Layout阶段，就要用仿真工具估算一下关键回路的寄生参数。不要等到板子回来了再改，那代价太大了。
3.5 布局布线检查清单
最后，给大家一个我在项目中实际使用的检查清单：
- 功率回路面积： 是否已经最小化？有没有可以缩短的路径？
- 驱动回路： 驱动器和GaN栅极之间的距离是否在5mm以内？
- 输入电容： 是否紧贴GaN FET放置？有没有使用多个小电容并联降低ESL？
- 关键节点： 开关节点（SW）的铜皮面积是否过大？有没有不必要的铜皮？
- 地平面： 是否有完整的地平面？过孔数量是否足够？
- 走线间距： 高dv/dt节点之间的间距是否足够？
嗯，这些就是我在GaN布局中关于寄生参数的核心经验。说白了，就是一句话：短、宽、近、隔。走线要短，铜皮要宽，器件要近，关键节点要隔离。做到这四点，你的GaN设计就成功了一大半。