第四讲：半桥PCB布局——功率回路最小化、驱动回路隔离、Kelvin源极连接

各位同学，今天我们聊一个实战中特别关键的话题——半桥的PCB布局。

说实话，很多工程师画原理图时信心满满，一到PCB布局就翻车。我见过太多案例：原理图设计得漂漂亮亮，结果板子一上电，GaN管子直接炸了。为什么？布局不合理。

GaN器件和传统Si MOSFET不一样。它的开关速度极快，dv/dt和di/dt都非常高。你想想看，几纳秒内完成开关动作，寄生参数的影响会被放大很多倍。所以，布局不是「差不多就行」，而是「差一点都不行」。

4.1 功率回路最小化——这是第一优先级

什么叫功率回路？就是大电流流过的路径。在半桥里，就是从输入电容正极→上管漏极→上管源极→下管漏极→下管源极→回到输入电容负极。这个回路必须尽可能短。

为什么？因为回路面积越大，寄生电感越大。寄生电感在开关过程中会产生电压尖峰，公式很简单：V = L * di/dt。GaN的di/dt轻松超过1A/ns，哪怕只有1nH的寄生电感，也会产生1V的压降。你想想，如果寄生电感有5nH，那就是5V的尖峰。GaN的栅极耐压通常只有±6V到±7V，这尖峰很可能直接击穿栅极。

我在项目中遇到过这样的情况：一个同事把输入电容放在板子边缘，离GaN管子有2厘米远。结果一上电，波形上全是振铃，效率也上不去。后来我把电容挪到管子旁边，振铃立刻消失了。嗯，这就是寄生电感的威力。

具体怎么做？

• 使用多层板：把功率回路放在顶层和底层，中间用介质隔开。顶层走正极，底层走负极，这样回路面积最小。
• 多个小电容并联：不要只用一个大电容。用多个小容值、小封装的电容并联，比如4个100nF的0402电容。这样等效串联电感（ESL）更小。
• 电容紧贴管子：输入电容和GaN管子之间的距离不要超过2mm。我个人的习惯是，能贴多近就贴多近，中间不留空隙。

4.2 驱动回路隔离——别让功率回路污染驱动信号

驱动回路是控制信号，功率回路是大电流信号。两者必须物理隔离。为什么？因为功率回路的高频噪声会通过寄生电容和互感耦合到驱动回路，导致栅极电压抖动，甚至误触发。

我曾经吃过这个亏。有一款48V转12V的DC-DC，布局时驱动回路和功率回路靠得太近。结果下管关断时，上管的栅极电压莫名其妙地出现了一个尖峰，直接导致上下管直通。板子烧了，教训深刻。

具体隔离措施：

• 驱动走线要短：驱动芯片到GaN栅极的走线长度不要超过10mm。越短越好，因为长走线会引入寄生电感，导致栅极波形振荡。
• 驱动回路独立：驱动回路的电流路径（驱动芯片输出→栅极→源极→驱动芯片地）要单独走，不要和功率回路共用一段走线。
• 使用开尔文连接：这个我们下一节详细讲。

你想想看，驱动信号是低压信号，功率回路是高压大电流。如果两者混在一起，驱动信号很容易被干扰。说白了，就是「弱信号」要远离「强信号」。

4.3 Kelvin源极连接——让驱动回路和功率回路彻底分开

Kelvin源极连接，这个名字听起来高大上，其实原理很简单。就是把功率源极和驱动源极分开走线，不要共用一段走线。

为什么需要这样做？因为功率回路中的大电流会在源极走线上产生压降。如果驱动回路和功率回路共用源极走线，这个压降就会叠加到驱动信号上，导致栅极电压不准确。

举个例子：假设源极走线有0.5nH的寄生电感，功率回路电流变化率是1A/ns，那么源极走线上会产生0.5V的压降。如果驱动回路也走这条线，栅极电压就会比实际值低0.5V。GaN的阈值电压通常只有1V到2V，这0.5V的误差足以影响开关行为。

具体布局方法：

• 使用四引脚GaN：现在很多GaN器件专门提供了Kelvin源极引脚，比如GaN Systems的GS665系列。这种器件有四个引脚：栅极、驱动源极、功率源极、漏极。布局时直接分开走线即可。
• 如果只有三引脚：那就需要在PCB上做文章。从GaN源极焊盘分别引出两条走线：一条粗的走功率电流，一条细的走驱动回路。两条走线在源极焊盘处分开，不要合并。
• 走线宽度：驱动源极走线可以细一些，0.3mm到0.5mm就够了。功率源极走线要根据电流大小计算，通常2mm到5mm。

我记得有一次帮客户调试一个300W的电机驱动器。他们用的GaN是三引脚的，布局时没做Kelvin连接。结果栅极波形上全是毛刺，开关损耗比预期高了30%。后来我建议他们在PCB上做了Kelvin源极走线，问题立刻解决了。嗯，有时候就是这一点细节，决定了成败。

4.4 布局实战要点总结

说了这么多，我给大家总结几个实战中必须记住的要点：

项目	要求	说明
功率回路面积	尽可能小	输入电容紧贴GaN管子，使用多层板
驱动回路隔离	物理隔离	走线间距≥1mm，不要重叠
Kelvin源极	分开走线	驱动源极和功率源极独立
电容选择	多个小电容并联	0402或0603封装，容值100nF到1μF
走线长度	越短越好	驱动走线≤10mm，功率走线≤20mm

最后说一句：布局这件事，理论是一回事，实践是另一回事。我建议你画完PCB后，先做一次仿真，看看功率回路的寄生电感有多大。如果超过2nH，就要重新布局。别等到板子打样回来再改，那成本就高了。

下一讲我们会聊栅极驱动电路的设计，包括驱动电阻的选择和栅极保护。到时候再细聊。