⚡ 千兆以太网MAC层
FPGA落地实战
📚 30章 · 从导论到项目实战
🧩 配色
✅ 完整目录
📁 30个HTML文件
01
课程导论与背景
为什么需要千兆以太网？FPGA为什么适合做MAC？课程整体路线图。
02
以太网基础回顾
OSI模型与TCP/IP模型、MAC层位置、帧结构详解（前导码、SFD、地址、类型/长度、数据、FCS）。
03
千兆以太网物理层概述
1000BASE-X与1000BASE-T区别、GMII/RGMII接口时序、PCS/PMA子层功能。
04
MAC层核心功能解析
帧封装与解封装、地址过滤、帧校验CRC32、帧间距IFG管理。
05
FPGA开发环境搭建
Vivado/Quartus安装、IP核管理、仿真环境（ModelSim/VCS）配置、工程模板建立。
06
Verilog基础与RTL设计风格
组合逻辑与时序逻辑、状态机设计技巧（单段/两段/三段式）、同步与异步复位。
07
GMII接口的RTL实现
发送与接收方向、时钟域处理、数据对齐、控制信号生成。
08
RGMII接口的RTL实现
DDR双沿采样、IDELAY/ODELAY校准、时序约束要点。
09
CRC32校验模块设计
CRC原理、并行CRC算法推导、Verilog实现与仿真验证。
10
MAC发送控制器设计
帧组装、FIFO接口、IFG控制、全双工与半双工模式处理。
11
MAC接收控制器设计
帧同步、地址过滤、FCS校验、错误帧处理、FIFO接口。
12
MAC地址表与过滤逻辑
单播/多播/广播过滤、哈希表实现、CAM表设计思路。
13
流控制机制
暂停帧（Pause Frame）生成与解析、反压机制、流量控制状态机。
14
MII管理接口（MDIO）
MDIO协议时序、寄存器读写操作、PHY芯片配置实战。
15
时钟域交叉与同步设计
多时钟域问题、异步FIFO设计（格雷码指针）、握手同步器。
16
AXI4-Stream接口集成
AXI4-Stream协议详解、与MAC核桥接设计、数据打包与解包。
17
MAC IP核的使用与定制
Xilinx Tri-Mode Ethernet MAC IP、Altera 10G MAC IP、参数配置与例化。
18
仿真验证策略
测试平台搭建、随机激励生成、覆盖率收集、自动化回归测试。
19
板级调试技巧
ILA与VIO使用、抓取关键信号、常见问题定位（链路不通、CRC错误、帧丢失）。
20
时序分析与优化
建立时间与保持时间、关键路径分析、流水线插入、寄存器复制。
21
功耗优化设计
时钟门控、数据使能控制、低功耗状态机、DVFS概念。
22
多端口MAC设计
交换架构基础、共享FIFO与独立FIFO、端口仲裁逻辑。
23
VLAN处理
802.1Q标签插入与移除、VLAN过滤、优先级映射。
24
巨型帧（Jumbo Frame）支持
帧长扩展、缓冲区调整、CRC覆盖范围修改。
25
EEE节能以太网
802.3az协议、低功耗空闲（LPI）状态、唤醒时序。
26
时间同步（1588v2）基础
PTP协议简介、硬件时间戳、时钟恢复原理。
27
MAC层安全
MACsec概述、加密引擎集成、密钥管理接口。
28
项目实战一：单端口千兆MAC
单端口千兆MAC控制器完整实现（从RTL到上板验证）。
29
项目实战二：双端口交换MAC
双端口交换MAC设计与环路测试。
30
课程总结与进阶方向
万兆/25G/100G MAC演进、智能网卡与DPU、开源生态（Verilog-Ethernet）。
📌 点击任意卡片跳转至对应章节 (01.html ~ 30.html)
⚡ 共30章 · 全部就绪