1. LVDS基础概念：从入门到实战
大家好，我是老李。做FPGA高速接口设计这些年，LVDS是我打交道最多的接口之一。今天咱们就来聊聊LVDS到底是什么，它凭什么能在高速传输领域站稳脚跟。
1.1 LVDS是什么？
LVDS，全称Low-Voltage Differential Signaling，翻译过来就是低压差分信号。说白了，它是一种用两根线来传输数据的接口标准。
我记得刚入行那会儿，看到电路板上两根线扭在一起，还以为是设计失误。后来才知道，人家这叫差分对，是专门为高速传输设计的。
LVDS的核心特点就三个：
- 低压：信号摆幅只有350mV左右，比传统TTL的5V小太多了
- 差分：用两根线传一个信号，一根正一根负
- 高速：典型速率在100Mbps到1Gbps之间，高的能到3Gbps+
关键数据：LVDS标准由ANSI/TIA/EIA-644定义，1995年就发布了。你想想看，快30年的技术了，现在还在广泛使用，说明它确实有两把刷子。
1.2 LVDS工作原理
LVDS怎么工作的？其实原理不复杂。
发送端有一个恒流源，电流大概3.5mA。这个电流流过100Ω的终端电阻，在电阻两端产生350mV的压差。这就是LVDS的信号摆幅。
为什么会这么小？我刚开始也不理解。后来做项目多了才明白，小摆幅意味着更快的翻转速度，更低的功耗，更少的电磁干扰。一举三得。
接收端呢？它检测的是两根线之间的电压差。正端比负端高，就是逻辑1；负端比正端高，就是逻辑0。就这么简单。
// 发送端等效电路
// VCC -> 恒流源(3.5mA) -> 正端 -> 100Ω电阻 -> 负端 -> GND
// 电压差 = 3.5mA × 100Ω = 350mV实战经验：我在项目中遇到过终端电阻匹配不好的情况，信号质量一塌糊涂。记住，100Ω终端电阻必须放在接收端，而且要尽量靠近接收器引脚。这个坑我踩过，你们别踩。
1.3 LVDS信号特性
LVDS的信号特性，我总结为三个关键词：差分、低摆幅、高速率。
差分信号
差分信号的好处太多了。抗共模干扰能力强，你想想看，外部噪声同时耦合到两根线上，接收端看的是差值，噪声就被抵消了。电磁辐射也小，两根线电流方向相反，磁场互相抵消。
我做过一个项目，板子上同时跑LVDS和单端信号。LVDS那条链路稳如老狗，单端信号时不时就出问题。从那以后，我对差分信号就特别信任。
低摆幅
350mV的摆幅，比传统TTL的5V小了14倍。这意味着什么？
- 功耗低：摆幅小，充放电电流小
- 速度快：摆幅小，翻转时间短
- 干扰小：摆幅小，对外辐射弱
高速率
LVDS的典型速率在100Mbps到1Gbps之间。我见过一些高性能器件，能跑到3Gbps以上。这个速度，在并行接口时代想都不敢想。
注意：速率越高，对PCB布局布线要求越严格。我曾经因为走线长度不匹配，导致1Gbps的信号眼图完全闭合。后来老老实实做了等长处理，问题才解决。
1.4 LVDS与传统单端信号对比
咱们来做个对比，看看LVDS和传统单端信号到底差在哪。
| 对比项 | LVDS | 单端信号（如TTL） |
|---|---|---|
| 信号线数量 | 2根（差分对） | 1根 |
| 信号摆幅 | 350mV | 3.3V或5V |
| 功耗 | 低（约1.2mW） | 高（约10-50mW） |
| 抗干扰能力 | 强（共模抑制） | 弱（易受干扰） |
| 电磁辐射 | 低 | 高 |
| 最大速率 | 1Gbps+ | 100-200Mbps |
| 传输距离 | 10米+（电缆） | 几厘米到几十厘米 |
从表格能看出来，LVDS在高速、低功耗、抗干扰方面全面碾压单端信号。但代价是什么？多了一根线，PCB布局更复杂。
我个人习惯是：速率超过100Mbps，或者传输距离超过10cm，优先考虑LVDS。低于这个门槛，单端信号更省事。
避坑指南：我曾经在一个项目里，为了省一根线，用单端信号传200Mbps的数据。结果呢？信号质量差到没法看，最后老老实实改回LVDS。所以，该用差分的时候别犹豫。
1.5 小结
LVDS不是什么高深莫测的技术。它就是一套用低压差分信号实现高速传输的方案。核心优势就三个：差分抗干扰、低摆幅低功耗、高速率。
做FPGA设计，LVDS是绕不开的。不管是接摄像头、连显示屏，还是跟ADC/DAC通信，LVDS都是首选。后面几章，我会带大家一步步在FPGA上实现LVDS接口。咱们先从基础概念开始，把底子打牢。
嗯，今天就聊到这。下一章咱们聊聊LVDS的电气特性和时序要求，那才是真正动手之前必须搞明白的东西。