4、PD通信功耗优化：BMC编码、FSK调制、收发器功耗模型

各位好，咱们接着聊PD通信的功耗优化。这一节我打算重点讲讲BMC编码、FSK调制，还有收发器的功耗模型。说实话，这几个点在实际项目中特别容易被忽略，但恰恰是它们决定了整个PD通信的能效天花板。

4.1 BMC编码：为什么它比NRZ更省电？

BMC编码，全称是Biphase Mark Coding。说白了，就是一种自带时钟的编码方式。你想想看，传统的NRZ编码，如果连续传一串0，接收端根本分不清这是几个0——因为没有跳变沿。但BMC不一样，每个bit周期内至少有一次跳变。

为什么会这样？因为BMC的规则很简单：

• 逻辑“0”：在bit周期开始时跳变一次
• 逻辑“1”：在bit周期开始时跳变一次，中间再跳变一次

嗯，这里要注意：BMC编码的跳变密度比NRZ高得多。跳变多了，意味着什么？意味着接收端更容易恢复时钟，但也意味着功耗更高。那为什么我还说它省电呢？

我个人习惯从系统级来看这个问题。BMC编码虽然单bit功耗略高，但它省掉了独立的时钟线。在TypeC这种只有两线（CC1/CC2）的系统中，少一根线就是省了一大块功耗。我在项目中遇到过，有些方案试图用曼彻斯特编码替代BMC，结果发现接收端的时钟恢复电路反而更复杂，整体功耗不降反升。

4.2 FSK调制：频率偏移背后的功耗权衡

FSK调制在PD通信中主要用于扩展模式，比如eMarker的通信。说白了，就是用两个不同的频率代表0和1。比如300kHz代表0，600kHz代表1。

你可能会问：为什么不直接用BMC？嗯，这里有个坑。BMC编码在高速率下（比如1MHz以上），跳变损耗会急剧上升。FSK调制的好处是，它可以在较低的峰值功率下实现同样的数据率。

我记得有一次做一款支持240W快充的适配器，PD通信距离拉到了2米。BMC编码在1MHz下眼图已经快闭上了，换成FSK调制后，虽然带宽占用大了点，但功耗反而降了15%。为什么？因为FSK的发射器可以工作在Class-C模式，效率更高。

4.3 收发器功耗模型：从比特到毫瓦

收发器的功耗模型，说白了就是搞清楚每一毫瓦花在了哪里。我一般把它拆成三块：

功耗模块	占比	优化方向
发射器驱动	40%~50%	降低摆幅、优化阻抗匹配
接收器前端	25%~35%	动态偏置、自适应阈值
时钟恢复	15%~25%	锁相环带宽优化、低功耗振荡器

你看，发射器驱动占了将近一半。我建议你在设计时，先算一笔账：

P_driver = C_load × V_swing² × f_bit × α

其中：
C_load = CC线电容 + 接收端输入电容（典型值50pF~200pF）
V_swing = 发射器摆幅（标准1.05V，可降至0.8V）
f_bit = 数据率（BMC下300kbps~1Mbps）
α = 跳变因子（BMC编码下约0.6~0.8）

举个例子：C_load=100pF，V_swing=1.05V，f_bit=1MHz，α=0.7。算下来P_driver≈77μW。看起来不大？但别忘了，这是持续通信时的功耗。如果系统待机时还在做周期性握手，这个功耗就会累积成可观的热量。

4.4 实战优化：三个我常用的招数

好了，理论讲完了，咱们来点干货。以下是我在多个项目中验证过的优化方法：

1. 动态摆幅控制：根据CC线的长度动态调整发射器摆幅。短距离（<30cm）时，摆幅降到0.6V就够了，功耗直接减半。
2. 自适应偏置：接收器前端用动态偏置电路。没有信号时，偏置电流降到1μA；检测到前导码后，再升到10μA。这个我在一个车充项目中用过，待机功耗从120μW降到了8μW。
3. 时钟门控：BMC解码器的时钟只在有数据时开启。别小看这个，时钟树上的功耗往往占收发器的20%以上。

我个人习惯在PCB布局时，把CC线的走线长度控制在5cm以内。你想想看，每减少1cm的走线，C_load就减少约1pF。积少成多，效果很明显。

好，这一节就到这里。下一节咱们聊聊PD协议层的功耗管理，包括如何通过策略优化来减少不必要的握手次数。到时候我会分享一个我在笔记本适配器项目中的真实案例，保证有料。