电源树分析（上）：核心电压域（Vcore、Vproc）的供电拓扑与LDO选型

各位同学，咱们今天聊聊电源树里最核心的部分——核心电压域。说白了，就是给芯片大脑供电的那几路。Vcore和Vproc，这两个名字你可能在Datasheet里见过无数次。它们到底有什么区别？供电拓扑怎么搭？LDO怎么选？嗯，这里面的门道，我踩过的坑可不少。

一、Vcore与Vproc：到底是不是一回事？

很多新手容易搞混。我刚开始做联发科平台时，也以为Vcore就是Vproc。其实不然。

• Vcore：通常指芯片内部逻辑核心的供电。包括CPU、GPU、NPU等所有数字逻辑的公共电压域。它要求电压精度高、纹波小、瞬态响应快。
• Vproc：特指处理器核心（CPU Cluster）的供电。在联发科平台上，Vproc往往是独立的一路，专门给大核或小核集群供电。

举个例子，MTK的Dimensity系列，Vcore可能给整个SoC的“基座”供电，而Vproc只给CPU部分。你想想看，如果混用，CPU跑高频时电压跌落，其他逻辑也跟着遭殃——我就在项目中见过这种“连锁反应”，最后不得不改板。

二、供电拓扑：从PMIC到LDO的路径

联发科开发板上，核心电压域通常不走DCDC直接到芯片。为什么？因为DCDC的纹波太大，核心电压对纹波极其敏感。我习惯的做法是：

1. PMIC输出预稳压：PMIC（电源管理芯片）先输出一个比目标电压高0.5V~1V的电压。比如Vcore需要0.8V，PMIC输出1.3V。
2. LDO二次稳压：LDO把1.3V降到0.8V，同时滤除纹波。LDO的PSRR（电源抑制比）在这里是关键指标。
3. 远端采样：LDO的输出端要拉一根细线到芯片的电压检测引脚。这样能补偿PCB走线的压降。

我记得有一次，没做远端采样，芯片端的电压比LDO输出低了50mV。结果芯片死活不稳定，查了两天才找到原因。嗯，从那以后，远端采样成了我的“标配”。

三、LDO选型：五个必看的参数

LDO选型，说白了就是找“压差小、噪声低、电流够、响应快、散热好”的器件。我列个表，你照着选基本不会错。

参数	要求	我的经验值
压差（Dropout Voltage）	小于0.3V@满载	我一般选0.15V以内的，留余量
输出噪声	小于30μVrms	Vproc要求更高，最好10μVrms以下
输出电流	峰值电流的1.5倍以上	Vcore按3A选，Vproc按5A选
PSRR	1MHz处大于60dB	联发科平台建议70dB以上
瞬态响应	负载跳变时电压跌落小于3%	我用过最差的是5%，直接换掉

四、实战案例：MTK8395的Vcore供电设计

拿MTK8395开发板举个例子。它的Vcore要求0.75V±2%，最大电流3.5A。我当时的方案是这样的：

PMIC输出：1.2V（效率最高点）
LDO型号：TPS7A84（TI的，噪声8μVrms）
输出电容：4x22μF MLCC + 1x100μF钽电容
远端采样：从芯片端直接拉线到LDO的FB引脚
PCB走线：Vcore走线宽度2mm，铜厚1oz

这个方案跑下来，纹波只有12mVpp，瞬态跌落控制在25mV以内。嗯，还算满意。不过要注意，LDO的散热问题。TPS7A84的RθJA是35°C/W，3.5A时压差0.45V，功耗1.575W，温升55°C。所以必须加散热焊盘和过孔阵列。

我见过有人直接把LDO焊在PCB上，没做散热处理，结果运行10分钟就过热保护了。你想想看，这多耽误事。

五、避坑指南：我踩过的三个雷

• 雷区一：输出电容ESR过高。LDO对输出电容的ESR有要求。我曾经用了一颗ESR 0.5Ω的钽电容，结果LDO自激振荡，输出波形像锯齿。换成MLCC就好了。
• 雷区二：输入输出电容距离太远。LDO的输入电容必须紧挨着引脚，否则高频纹波滤不掉。我习惯把电容放在LDO背面，通过过孔连接。
• 雷区三：忽略负载瞬态时的电压跌落。Vproc的负载变化极快，LDO的带宽不够就会掉电压。我建议选带宽大于1MHz的LDO，或者加一个小的DCDC做预稳压。

下一章，咱们聊聊电源树的下半部分——IO电压域和DDR供电。到时候我会讲一个我修过的“DDR跑不稳”的案例，保证让你有收获。