功耗基础：动态功耗、静态功耗、短路功耗的物理原理与公式
各位同学，今天我们来聊聊功耗的三大核心组成部分。说实话，功耗分析这件事，我做了十几年，每次流片回来最怕的就是功耗超标。芯片一发热，性能就缩水，严重的直接报废。所以，把功耗的物理本质搞清楚，是咱们做低功耗设计的第一步。
一、动态功耗：芯片工作的主要能耗
动态功耗，说白了就是电路在翻转时消耗的能量。你想想看，CMOS电路里，信号从0变1，或者从1变0，都需要给负载电容充放电。这部分能量，就是动态功耗。
公式很简单：P_dynamic = α × C_L × V_DD² × f
我来拆解一下：
- α：翻转活动因子。不是每个时钟周期都在翻转，α就是平均翻转概率。我见过新手把α设成1，结果功耗估算直接翻倍。
- C_L：负载电容。包括门输出电容、互连线电容、扇出门的输入电容。
- V_DD：供电电压。注意这里是平方关系！电压降一点，功耗降很多。
- f：工作频率。频率越高，翻转次数越多。
关键洞察：动态功耗与电压的平方成正比。这意味着，降压是降低动态功耗最有效的手段。我在海思的一个项目中，把核心电压从1.1V降到0.9V，动态功耗直接降了33%。代价是时序变紧，需要仔细做STA。
二、静态功耗：漏电流的隐形杀手
静态功耗，就是电路不干活时也在消耗的能量。很多人容易忽略它，但在先进工艺下，静态功耗占比越来越高。我记得在28nm节点，静态功耗还能控制在10%以内；到了7nm，有些模块静态功耗能占到40%。
公式：P_static = I_leak × V_DD
漏电流I_leak主要有几种：
- 亚阈值漏电流(I_sub)：晶体管关断时，沟道里仍有微弱电流。温度每升高10度，亚阈值漏电流大约翻倍。
- 栅极漏电流(I_gate)：栅氧化层太薄，电子直接隧穿过去。我在0.13μm时代几乎不考虑这个，但到了28nm以下，栅漏电流必须算。
- 栅极感应漏电流(GIDL)：漏端高电场导致的漏电，在关断状态下尤其明显。
我的经验：曾经有个项目，芯片在常温下功耗达标，但到了85°C高温测试，静态功耗飙了3倍。查了半天，发现是标准单元库的漏电流模型在高温下不准。后来我们强制在高温角下重新做功耗分析，才把问题堵住。
三、短路功耗：翻转瞬间的直通电流
短路功耗，也叫直通功耗。它发生在输入信号翻转的瞬间——PMOS和NMOS同时导通，形成从VDD到GND的直流通路。
公式：P_short = I_short × V_DD × t_sc × f
其中：
- I_short：短路电流峰值，取决于晶体管的驱动强度
- t_sc：短路持续时间，也就是输入信号上升/下降时间
- f：翻转频率
你可能会问：短路功耗占比大吗？其实在传统工艺中，短路功耗只占动态功耗的10%-20%。但如果你把输入信号做得特别慢，比如用了很长的互连线，短路时间t_sc变长，短路功耗就会显著增加。
避坑指南：我曾经在一个低功耗项目中，为了省动态功耗，故意把时钟树的驱动做得很弱。结果时钟边沿变缓，短路功耗暴增，总功耗反而更高了。所以，驱动强度和功耗之间需要权衡，不能顾此失彼。
四、三种功耗的对比与权衡
| 功耗类型 | 主导因素 | 与电压关系 | 与温度关系 | 典型占比(28nm) |
|---|---|---|---|---|
| 动态功耗 | 翻转活动、负载电容 | V² | 弱相关 | 70%-80% |
| 静态功耗 | 漏电流、晶体管尺寸 | V | 强相关(指数) | 10%-20% |
| 短路功耗 | 输入边沿斜率、驱动强度 | V | 中等相关 | 5%-10% |
嗯，这里要注意：三种功耗不是孤立的。比如你降低电压，动态功耗降了，但静态功耗也会降（因为漏电流随电压降低）。但如果你为了补偿性能而提高阈值电压，静态功耗会进一步降低，但动态功耗可能因为驱动变弱而增加。说白了，这就是一个多目标优化问题。
五、实际设计中的功耗估算
在项目初期，我会用下面这个流程快速估算功耗：
- 先算动态功耗：根据模块的翻转率（通常0.1-0.2）、负载电容（从工艺库提取）、电压和频率，套公式估算。
- 再算静态功耗：从工艺库拿到漏电流密度（μA/μm），乘以晶体管总宽度，再乘以电压。
- 最后加短路功耗：通常按动态功耗的10%估算，如果边沿控制得好，可以降到5%。
一个真实案例：我在做某款AI加速芯片时，初始功耗估算显示动态功耗占85%，静态占12%，短路占3%。但流片回来后实测，静态功耗占比到了22%。原因是工艺角偏慢，漏电流比模型预测的大。从那以后，我养成了一个习惯：功耗估算一定要留20%的余量。
六、低功耗设计的核心思路
基于上面的物理原理，低功耗设计的思路就很清晰了：
- 降电压：动态功耗的平方项，效果最明显。但要注意时序和静态功耗的trade-off。
- 降频率：频率降一半，动态功耗降一半。但性能也降一半，所以常用多电压域+门控时钟。
- 降活动因子：用时钟门控、数据门控，让不工作的模块别翻转。这是性价比最高的手段。
- 降漏电流：用高阈值单元、电源门控、衬底偏置。在待机模式下尤其重要。
- 控制边沿斜率：别让信号太慢，否则短路功耗会吃掉你省下来的动态功耗。
我个人习惯，在设计初期就会把功耗预算分配到每个模块，然后定期用功耗分析工具（比如PrimePower）做check。别等到后端布局布线完了才发现功耗超标，那时候改起来成本太高了。
好了，功耗基础就讲到这里。下一章我们聊聊具体的低功耗设计技术——时钟门控和电源门控，那是真正能动手优化的地方。