4、DC-DC转换器设计：针对T507核心供电（VDD_CPU/VDD_GPU）的DC-DC设计
好，咱们直接进入正题。T507这颗芯片，最娇贵的就是VDD_CPU和VDD_GPU这两路供电。说白了，CPU和GPU就是芯片的“大脑”和“肌肉”，供电稍微抖一下，系统就可能死给你看。我做过不少车规项目，深刻体会到核心供电的DC-DC设计，是整板电源设计的“心脏手术”。
4.1 电感选型：不只是看感值
很多人选电感，只看感值对不对。其实没那么简单。我个人习惯，先看三个关键参数：感值、饱和电流、直流电阻（DCR）。
感值怎么定？
对于T507的核心供电，我一般推荐1.0μH到2.2μH。为什么是这个范围？你想想看，感值太小，纹波电流大，输出纹波电压就大；感值太大，瞬态响应慢，CPU突然从休眠切到满负荷，电压会掉一大截。我在项目中遇到过，有人用了4.7μH的电感，结果CPU跑分时电压跌了80mV，直接复位了。
饱和电流要留余量
这个我特别想强调。电感的饱和电流，必须大于最大负载电流加上一半的纹波电流。我通常留20%~30%的余量。举个例子，如果CPU最大需要3A，纹波电流算0.6A，那饱和电流至少要到(3+0.3)*1.2 ≈ 4A。千万别卡着极限选，温度一上来，电感性能会下降。
核心公式（经验值）：
纹波电流 ΔI = (Vin - Vout) × D / (L × Fsw)
其中D = Vout/Vin，Fsw是开关频率。我一般把ΔI控制在负载电流的20%~30%。
DCR越小越好？
理论上是的。但DCR小的电感，通常体积大、成本高。对于T507这种车规应用，我建议DCR控制在20mΩ以内。超过这个值，满载时电感自身发热就很可观了。嗯，这里要注意，电感发热会传导到PCB上，影响旁边的电容寿命。
4.2 电容选型：输入输出都要讲究
电容这块，我踩过不少坑。先说输出电容。
输出电容：MLCC是首选
T507的核心电压通常只有1.0V左右，对纹波很敏感。我强烈建议用多层陶瓷电容（MLCC），X5R或X7R材质。容量方面，我一般按每安培负载配22μF~47μF来估算。比如3A的CPU，输出电容至少用3颗22μF并联。
为什么不用钽电容？我曾经在一个项目里用了钽电容，结果低温启动时ESR变大，环路不稳定，系统反复重启。后来全换成MLCC，问题就解决了。车规环境温度范围宽，MLCC的稳定性好得多。
小技巧：MLCC的容值会随直流偏压下降。比如一颗22μF/10V的电容，在1.0V偏压下实际可能只有15μF。所以选型时，我习惯用两颗并联，或者选额定电压高一些的（比如16V）。
输入电容：别省！
输入电容容易被忽视。DC-DC的输入电流是断续的，如果没有足够的输入电容，输入电压会剧烈波动，甚至干扰到其他电路。我建议输入电容至少是输出电容的一半，并且要靠近芯片的VIN引脚。我常用的配置是：2颗10μF MLCC + 1颗0.1μF高频去耦电容。
4.3 反馈环路补偿：稳定才是硬道理
反馈环路补偿，说白了就是让DC-DC既响应快又不振荡。T507的负载变化很剧烈，比如GPU突然渲染一个复杂画面，电流可能从100mA跳到2A。如果环路补偿没调好，输出电压会先掉下去再过冲，严重时直接触发欠压保护。
Type III补偿是主流
对于T507这种低压大电流的应用，我一般用Type III补偿。它有三个极点两个零点，能很好地补偿输出电容的ESR零点。具体参数怎么算？我给大家一个简化流程：
- 先确定穿越频率Fc，我通常取开关频率的1/10到1/5。比如开关频率500kHz，Fc取50kHz~100kHz。
- 根据输出电容的ESR和容量，计算零点位置。
- 用电阻分压网络设定输出电压，反馈电阻我习惯用10kΩ上拉、2.2kΩ下拉（针对0.8V输出）。
- 补偿网络的电阻电容值，用仿真软件跑一下，再实际测试微调。
警告：千万不要直接抄参考设计的补偿参数！PCB布局不同、电感电容批次不同，环路特性都会有差异。我见过有人直接复制粘贴，结果板子批量生产时，有一半的电源在低温下振荡。老老实实做环路测试，用频率响应分析仪扫一下，或者至少用负载跳变测试验证。
我的经验值参考
对于T507的VDD_CPU（1.0V/3A），我常用的补偿参数是：
| 元件 | 典型值 | 说明 |
|---|---|---|
| R1（上反馈电阻） | 10kΩ | 连接VOUT到FB引脚 |
| R2（下反馈电阻） | 2.2kΩ | 连接FB引脚到GND |
| C1（前馈电容） | 22pF | 与R1并联，增加一个零点 |
| C2（补偿电容） | 1nF | 从COMP到GND |
| R3（补偿电阻） | 10kΩ | 串联在COMP和反馈网络之间 |
| C3（补偿电容2） | 100pF | 与R3串联后到GND |
注意，这只是起点。实际调试时，我会用电子负载做0.5A到3A的跳变测试，观察输出电压的过冲和恢复时间。如果过冲超过50mV，就适当增大C2或减小R3。
4.4 Layout注意事项：细节决定成败
Layout这块，我吃过太多亏了。DC-DC的Layout，说白了就是管理好三个回路：功率回路、控制回路、地回路。
功率回路要短粗
输入电容、电感、输出电容、芯片的SW引脚，这四个元件要尽量靠近，形成一个紧凑的环路。我习惯把输入电容放在芯片的VIN和GND引脚旁边，距离不超过2mm。环路面积越小，EMI越少。
反馈走线要远离噪声
反馈信号（FB引脚）是模拟信号，非常脆弱。我要求反馈走线必须从输出电容的正极直接拉回来，避开电感和SW节点。曾经有个项目，反馈走线走了10cm还绕过了电感下方，结果电源纹波大了三倍，CPU工作不稳定。后来把走线改到顶层、用地线包围，问题才解决。
Layout检查清单：
- 输入电容距离芯片VIN引脚 < 2mm
- 电感靠近SW引脚，焊盘要足够大散热
- 输出电容靠近电感输出端
- 反馈走线走顶层，两侧包地
- GND平面完整，不要被信号线切断
- 芯片底部的散热焊盘要打过孔到地平面
地平面要完整
对于多层板，我建议VDD_CPU和VDD_GPU的电源层和地层紧耦合，中间不要隔其他信号层。地平面一旦被切断，回路电感会增大，EMI和纹波都会恶化。嗯，这里有个小细节：芯片底部的散热焊盘，一定要打足够多的过孔到地平面，我一般打9个或16个，孔径0.3mm。
最后说一句
DC-DC设计没有捷径。电感、电容、补偿、Layout，这四个环节环环相扣。我每次做新项目，都会先搭一个测试板，用示波器看波形、用热成像看温度，确认没问题了再画正式板。你想想看，T507这么贵的芯片，因为电源设计翻车，多不值啊。
避坑指南：我曾经在一个项目里，为了省成本用了小封装的电感，结果满载时电感饱和，电流失控烧了芯片。从那以后，电感我必留30%的电流余量，电容必留20%的电压余量。车规产品，可靠性第一。