3、SoC内部启动ROM详解：深入AMD SoC内部固化ROM，分析其如何初始化最小硬件（时钟、电源、内存控制器），并定位下一个启动介质。
各位同学，咱们今天聊点硬核的——SoC内部那个谁也改不了的启动ROM。说白了，它就是芯片上电后执行的第一段代码，固化在硅片里，只读的，你拿锤子砸都改不了。我当年刚接触AMD平台时，总觉得这玩意儿就是个黑盒子，后来踩了不少坑才慢慢摸清它的脾气。
3.1 启动ROM到底在哪儿？长什么样？
AMD SoC内部，启动ROM通常占据一个固定的物理地址空间。以我熟悉的某个嵌入式系列为例，它被映射在0xFFF00000到0xFFFFFFFF这段区域，大小刚好1MB。你想想看，1MB的空间要塞下时钟初始化、电源管理、内存训练、启动介质扫描……这代码得写得多紧凑？
我习惯把启动ROM比作「芯片的看门大爷」。它不干重活，但必须第一个醒来，确认水电（时钟和电源）通了，然后把大门打开（初始化内存），最后把真正的干活人（下一个启动介质里的代码）请进来。
关键点：启动ROM是芯片复位后CPU执行的第一条指令所在的位置。AMD SoC的复位向量通常指向0xFFFFFFF0（x86体系）或某个固定的ROM基地址（ARM体系）。
3.2 第一步：把时钟搞起来
芯片上电时，内部所有时钟都是关闭的。启动ROM要做的第一件事，就是让时钟系统开始工作。没有时钟，CPU连指令都取不了，更别提干活了。
我记得在某个项目中，板子死活起不来，示波器一量，发现晶振根本没起振。查了半天，原来是启动ROM里默认的晶振驱动强度设置跟我们的外部晶振不匹配。嗯，这种问题最头疼，因为ROM你改不了，只能换晶振。
启动ROM初始化时钟的典型步骤：
- 使能内部振荡器——先让芯片内部那个简陋的RC振荡器跑起来，提供最基础的时钟源
- 等待外部晶振稳定——如果检测到外部晶振，ROM会等待一段时间（通常是几毫秒），让晶振输出稳定
- 配置PLL——把低频的参考时钟倍频到CPU和总线需要的高频
- 分配时钟域——给不同的模块（CPU、内存控制器、外设总线）分配各自的时钟
避坑指南：我曾经遇到过一块板子，低温下启动失败。后来发现是启动ROM里等待晶振稳定的时间太短，低温下晶振起振慢，ROM已经超时跳过了。解决方案？要么换低温性能好的晶振，要么在硬件上增加一个晶振就绪信号。
3.3 第二步：电源管理——让各个模块吃饱饭
时钟有了，接下来就是电源。AMD SoC内部有多个电源域：CPU核心、内存控制器、I/O接口、PLL……每个域的上电顺序和电压要求都不一样。
启动ROM会读取芯片内部的熔丝配置（fuse），或者检测外部电压监控引脚，来判断当前供电是否正常。说白了，它就是个检查员：电压到位了没？稳定了没？
我个人的经验是，电源这块最容易出问题的是「上电时序」。有些SoC要求核心电压先于I/O电压到达，有些则相反。启动ROM里固化了一套默认的时序检查逻辑，如果你的板子设计跟这套逻辑不匹配……嗯，那就等着看门狗复位吧。
| 电源域 | 典型电压 | ROM初始化动作 |
|---|---|---|
| VDD_CORE | 0.9V - 1.2V | 检查电压就绪标志，配置LDO输出 |
| VDD_IO | 1.8V / 3.3V | 等待外部电源管理IC反馈信号 |
| VDD_MEM | 1.2V / 1.35V | 配置DDR电源，等待稳定 |
| VDD_PLL | 1.8V | 使能PLL供电，等待锁相环锁定 |
3.4 第三步：内存控制器初始化——最考验功夫的一步
这一步，是启动ROM里最复杂、也最容易出问题的部分。为什么？因为内存控制器要跟外部DDR颗粒握手，而DDR颗粒的时序参数、驱动强度、ODT配置……每块板子都可能不一样。
启动ROM会尝试用一套「保守的默认参数」来初始化内存控制器。说白了，就是用一个所有DDR颗粒都能响应的最慢速度、最宽松时序来建立通信。我见过有些ROM会先尝试DDR4-2133，如果失败就降到1866，再失败就降到1600……直到能稳定通信为止。
这里有个细节很多人不知道：启动ROM初始化内存时，通常会先做一次「内存扫描」，确认每个地址线、数据线都连接正确。我在项目中就遇到过，PCB布线时把DDR的数据线D0和D1搞反了，结果ROM扫描时报错，板子直接卡死在启动阶段。
注意：启动ROM里的内存初始化代码是「通用」的，它不可能针对你的具体板子做优化。所以很多时候，ROM初始化出来的内存性能很差——比如只跑在最低频率、最宽松时序。真正的性能调优，要等到BIOS或UEFI阶段才做。
3.5 第四步：定位下一个启动介质
好，现在最小硬件系统已经跑起来了：时钟稳定、电源正常、内存可用。接下来启动ROM要干最后一件正事——找到下一个启动介质，把控制权交出去。
AMD SoC的启动ROM会按照一个固定的优先级顺序去扫描各个启动介质。我以某个典型的嵌入式SoC为例：
- SPI NOR Flash——最常用，挂在SPI控制器上，ROM会尝试读取SPI Flash的前几个扇区
- eMMC / SD卡——通过SD/MMC控制器访问，ROM会发送CMD0、CMD8等命令进行初始化
- USB设备——用于工厂烧录或恢复模式，ROM会枚举USB总线，寻找特定的设备描述符
- UART——某些调试版本支持从串口加载，速度慢但方便调试
- NAND Flash——老一些的平台还支持，现在越来越少见了
启动ROM会依次尝试每个介质。如果第一个介质没有有效的启动签名（通常是特定的魔数，比如0xAA55或自定义的校验和），就跳到下一个。全部失败？那就进入「死循环」或者触发看门狗复位。
实战经验：我曾经调试过一个启动失败的板子，ROM日志显示它一直在SPI Flash和eMMC之间来回跳。后来发现，SPI Flash里确实有数据，但第一个扇区的启动签名被擦除了。而eMMC虽然签名正确，但ROM读取时CRC校验失败。两个介质都「半死不活」，导致ROM无法决策。最后只能通过JTAG强制指定启动介质才救回来。
3.6 启动ROM的局限性——你必须要知道的
说了这么多启动ROM的能耐，也得说说它的短板。毕竟它只是一段固化在芯片里的「最小启动代码」，不可能面面俱到。
- 不能更新——ROM是只读的，出厂后就不能改了。所以芯片如果有启动相关的bug，只能通过硬件改版或外部workaround解决
- 性能受限——ROM代码通常用最保守的参数初始化硬件，不会做任何性能优化
- 调试困难——ROM执行期间，大部分调试接口还没初始化。你没法打断点、没法单步。我习惯在ROM阶段用GPIO翻转来打点，示波器看波形，土办法但管用
- 安全风险——如果ROM本身有安全漏洞（比如缓冲区溢出），那整个芯片的安全体系就崩塌了。AMD在近几代产品里加强了ROM的安全校验，但理论上没有绝对安全的ROM
我的建议：做板级调试时，先确认启动ROM阶段是否正常通过。怎么确认？看一个关键信号——内存控制器初始化完成后，通常会拉高一个GPIO或者输出一个特定的调试帧。把这个信号引出来，用逻辑分析仪抓一下，比什么都直观。
好了，关于启动ROM的细节，今天就聊到这儿。下一章我们会深入分析启动ROM如何把控制权交给下一个阶段——也就是BIOS或UEFI的初始化代码。到时候你会看到，ROM只是开了个头，真正的重头戏还在后面。