第二章：AMD自适应计算平台概览：Versal ACAP架构、工具链Vitis/Vivado简介
各位同学，大家好。今天我们聊聊AMD的自适应计算平台。说实话，我第一次接触这个概念时，也觉得有点抽象。什么叫「自适应」？说白了，就是芯片能根据你的需求，在硬件层面改变自己的行为。这跟传统CPU、GPU那种固定架构完全不同。
我最早做汽车电子项目时，用的是纯FPGA方案。那时候为了搞定一个摄像头接口，光时序约束就调了两周。后来Versal ACAP出来，我第一时间就试了。嗯，确实香。今天我就把这几年的使用心得，掰开了揉碎了讲给你们听。
2.1 Versal ACAP：不止是FPGA
Versal ACAP的全称是Adaptive Compute Acceleration Platform。你想想看，它把三种东西揉在了一起：
- 可编程逻辑（PL）：就是传统的FPGA部分，用来做高速数据通路、自定义接口。
- 标量引擎（SC）：ARM Cortex-A72双核处理器，跑Linux或者裸机应用。
- 智能引擎（AI Engine）：专门为AI推理、信号处理设计的VLIW向量处理器阵列。
我在项目中遇到过一种场景：客户要求同时处理4路4K摄像头数据，还要跑一个轻量级的目标检测模型。如果用纯FPGA，AI部分得自己写RTL，累死。如果用GPU，延迟又太高。Versal ACAP刚好能搞定——PL做图像预处理，AI Engine跑模型，ARM做控制调度。一条龙。
核心要点：Versal ACAP不是简单的「FPGA+ARM」，而是三引擎异构。每个引擎干自己最擅长的事。
2.2 架构拆解：三个引擎怎么分工？
我们一个一个来看。
2.2.1 可编程逻辑（PL）
这部分跟传统FPGA一样，由LUT、FF、BRAM、DSP slice组成。但Versal的PL做了不少升级。比如DSP slice支持INT8、INT16、BFLOAT16等多种精度。我建议做ADAS的朋友重点关注这个——很多图像处理算法用INT8就够了，功耗能降一半。
2.2.2 标量引擎（SC）
双核Cortex-A72，频率最高1.5GHz。跑Linux没问题。我习惯把控制面任务放在这里，比如配置寄存器、管理中断、跟外部MCU通信。注意，别把实时性要求高的任务扔给它——那是R5F核的活。
2.2.3 智能引擎（AI Engine）
这才是Versal的杀手锏。每个AI Engine tile包含一个VLIW处理器和本地数据存储器。多个tile通过片上网络（NoC）互联。你可以把它理解成一个专门跑向量运算的加速器阵列。
我曾经在AI Engine上移植过一个YOLOv3-tiny模型。刚开始性能不达标，后来发现是数据搬运占了太多周期。调整了DMA配置后，吞吐量直接翻倍。嗯，这里要注意：AI Engine的编程思维跟CPU完全不同，你得考虑数据流和乒乓操作。
| 引擎类型 | 典型用途 | 编程方式 |
|---|---|---|
| PL | 高速接口、自定义逻辑、图像预处理 | VHDL/Verilog/HLS |
| SC | 控制调度、Linux应用、网络协议栈 | C/C++ |
| AI Engine | AI推理、信号处理、矩阵运算 | C/C++（带特定intrinsic） |
2.3 工具链：Vitis和Vivado怎么选？
很多新手会问：我到底该学Vivado还是Vitis？我的回答是：两个都得会，但分工不同。
2.3.1 Vivado：硬件工程师的阵地
Vivado主要负责PL部分的开发。包括RTL设计、综合、布局布线、时序分析、比特流生成。我个人习惯用Vivado做IP集成——把各种IP核（比如MIPI CSI-2、DDR控制器、AXI互联）拖到Block Design里，连线，然后生成比特流。
避坑指南：我曾经在Vivado里犯过一个低级错误——忘了勾选「Enable Partial Reconfiguration」。结果后面想动态加载PL逻辑时，发现比特流不支持。重做了一遍，浪费了两天。所以，如果你有动态加载的需求，一开始就要在Vivado里配好。
2.3.2 Vitis：软件工程师的舞台
Vitis是统一开发环境，覆盖ARM、AI Engine、甚至PL的HLS开发。你可以用C/C++写AI Engine的代码，也可以用Vitis HLS把C函数转成RTL。
我建议这样分工：
- 硬件工程师用Vivado做PL设计，导出XSA文件。
- 软件工程师用Vitis导入XSA，写ARM和AI Engine的代码。
- 最后在Vitis里统一编译、调试、部署。
小技巧：Vitis支持远程调试。你可以把开发板放在实验室，自己在办公室连上去调试。疫情期间我就是这么干的，省了不少事。
2.4 开发流程：从零到跑起来
我总结了一个标准流程，你们可以参考：
- 需求分析：确定哪些功能跑在PL，哪些跑在AI Engine，哪些跑在ARM。
- Vivado硬件设计：创建Block Design，添加IP，配置接口，综合实现，生成XSA。
- Vitis平台创建：导入XSA，创建平台工程，编写设备树和启动文件。
- 应用开发：写ARM端的控制代码，写AI Engine的加速代码，用HLS写PL端的自定义逻辑。
- 系统集成：把所有代码编译链接，生成最终的可执行文件和比特流。
- 调试与优化：用Vitis的调试器、逻辑分析仪、性能分析工具找瓶颈。
我记得第一次走完这个流程时，花了整整三周。现在熟练了，一个简单的原型系统两天就能搞定。熟能生巧。
2.5 在汽车电子中的典型应用
最后聊聊实际场景。我参与过一个项目，用Versal做车载环视系统。架构大概是这样的：
- PL部分：接4个摄像头（MIPI接口），做鱼眼校正和图像拼接。
- AI Engine部分：跑一个轻量级语义分割模型，识别车道线和障碍物。
- ARM部分：运行Linux，处理CAN通信，把结果发给仪表盘。
整个系统功耗控制在15W以内，延迟小于30ms。客户很满意。说实话，如果用传统方案（比如GPU+MCU），功耗至少翻倍，延迟还不好控。
注意事项：汽车级Versal芯片（XA系列）支持-40°C到125°C的工作温度，并且通过了AEC-Q100认证。但设计时还是要做好热管理——我见过有人把芯片放在密闭金属盒里，结果夏天跑着跑着就降频了。
好了，这一章就到这里。下一章我们会深入PL部分，讲讲怎么用Vivado搭建一个完整的硬件系统。到时候我会带大家手写一个简单的MIPI接口IP，你们准备好Vivado环境就行。