第2章硬件功耗基础

2. 硬件功耗基础：CMOS电路功耗来源

各位同学，咱们今天聊点实在的。做模型部署，你光盯着算法优化可不行。芯片跑起来，功耗压不住，散热跟不上，性能再强也是白搭。我见过不少团队，模型精度刷得漂亮，一上板子就过热降频，直接翻车。

所以，搞懂硬件功耗从哪来，是咱们做功耗优化的基本功。说白了，你得知道电都耗在哪儿了，才能对症下药。

CMOS电路，也就是咱们芯片里最常用的那种晶体管电路。它的功耗，主要来自三个方面：动态功耗、静态功耗、还有短路功耗。

嗯，这里要注意，很多人只盯着动态功耗，觉得静态功耗小就忽略它。但到了先进工艺节点，比如7nm、5nm，静态功耗能占到总功耗的30%甚至更多。你想想看，这还能忽略吗？

功耗类型	产生原因	主要影响因素	在总功耗中的占比（典型）
动态功耗	电容充放电	电压、频率、翻转率、负载电容	60% - 80%
静态功耗	漏电流	工艺、温度、电压	10% - 40%
短路功耗	开关瞬间的直流通路	输入上升/下降时间、负载	5% - 15%

动态功耗，是芯片在工作时最主要的功耗来源。它发生在晶体管开关切换的时候。每次信号从0变1，或者从1变0，都需要给后级的负载电容充电或者放电。

这个过程的能量消耗，可以用一个公式来概括：

P_dynamic = α * C_L * V_DD² * f

这里面的参数，我一个个给你拆开讲：

核心洞察： 动态功耗与电压的平方成正比。这意味着，降低电压是功耗优化最有效的手段之一。但电压不能无限降，否则电路会跑不动。这就是为什么DVFS（动态电压频率调整）技术如此重要。

我个人习惯，在评估一个模型部署方案时，会先估算一下各层的翻转率。比如卷积层，如果输入特征图很稀疏，那动态功耗就会比预期低不少。我在项目中遇到过，一个稀疏化后的模型，实际功耗比理论估算低了40%，就是因为翻转率被大幅降低了。

静态功耗，也叫漏电流功耗。即使晶体管处于关断状态，电流还是会偷偷溜过去。这就像家里的水龙头，关紧了还是会有滴水。

静态功耗的主要来源有：

静态功耗的公式相对简单：

P_static = I_leakage * V_DD

这里的 I_leakage 就是总的漏电流。它受温度影响极大。温度每升高10度，漏电流差不多翻一倍。这也是为什么芯片一发热，功耗就刹不住车。

避坑指南： 我曾经在一个边缘设备项目里，只关注了动态功耗，忽略了静态功耗。结果设备在高温环境下（比如夏天户外），待机功耗飙升，电池续航直接腰斩。从那以后，我每次做功耗预算，都会把温度对静态功耗的影响算进去。

短路功耗，也叫直通功耗。它发生在输入信号翻转的瞬间。当输入电压在中间值附近时，PMOS和NMOS会同时导通一小段时间。这时候，电源到地之间就形成了一个短暂的直流通路，电流直接“短路”流过。

短路功耗的大小，主要取决于：

在典型的CMOS电路中，短路功耗通常占总功耗的5%到15%。虽然占比不大，但在某些特定场景下，比如时钟树或者高扇出网络，短路功耗可能会变得很突出。

优化技巧： 设计时，尽量让输入信号的边沿陡峭一些。说白了，就是让信号从0到1或者从1到0的过程快一点。这样PMOS和NMOS同时导通的时间就短，短路功耗自然就降下来了。我在做时钟树综合时，就特别注意这一点。

你可能会问，这三种功耗能不能同时优化？嗯，答案是不能。它们之间是相互制约的。

举个例子：

你想降低动态功耗，可以降低电压。但电压低了，电路速度变慢，你可能需要提高阈值电压来减少漏电。但阈值电压高了，亚阈值漏电流又小了，静态功耗会降低。你看，一环扣一环。
你想降低静态功耗，可以用高阈值电压的晶体管。但高阈值电压的晶体管开关速度慢，动态功耗反而可能因为翻转时间变长而增加。

所以，做功耗优化，本质上是在动态功耗、静态功耗和性能之间找一个平衡点。没有一招鲜吃遍天的方案。

我个人习惯，在做模型部署的功耗评估时，会先确定应用场景。如果是电池供电的IoT设备，那静态功耗是重点。如果是高性能服务器，动态功耗和散热才是大头。搞清楚优先级，才能做出有效的优化决策。

好了，这一节的内容就到这里。下一节，咱们聊聊如何在实际的模型部署中，测量和估算这些功耗。到时候我会分享一些我在项目中用过的工具和方法。